对芯片可测试性设计抱有极大热情，深信每一颗健康出厂的裸片背后都离不开周密且优雅的DFT架构；习惯以严谨、长远的目光拆解复杂约束，在覆盖率、功耗与面积之间寻找平衡。十余年专注于扫描、压缩与存储器内建自测试等核心方法，能够从顶层规划一路贯穿至量产调试，并乐于在每一次时序收敛与向量调优中打磨细节。善于与IP方、测试厂无缝协作，将架构意图转化为稳健的机台方案，也享受在跨团队碰撞中推动更省的测试成本与更快的良率爬坡。