AMAZING RESUME
牛敬业
139****4512niu****@***.com北京30男半导体DFT测试工程师在职北京20k-30k •在校期间，深入学习了数字集成电路设计、Verilog HDL、半导体工艺与器件等核心课程，并连续两年获评院级优秀学生。
•作为核心成员参与全国大学生集成电路创新创业大赛，设计了一款基于扫描链插入的DFT测试方案，完成RTL级故障仿真，获得华北赛区三等奖，提升了可测试性设计实践能力。
•担任电子创新实验室助管，协助组织芯片设计入门工作坊，负责指导低功耗设计与测试向量生成，强化了工程沟通与项目推进能力。
北京燕东微电子科技有限公司 - 测试工程部半导体制造国产替代
2017.07-2020.12
半导体DFT测试工程师DFT方案设计测试覆盖率优化扫描链诊断
北京
•主导制定面向车规级MCU的DFT测试方案，重构测试向量生成流程，使测试覆盖率稳定在99%以上，并通过AEC-Q100认证。
•独立开发了一套基于Python的Scan Chain自动诊断脚本，可在10分钟内定位数千个寄存器故障，使故障复现效率提升50%。
•与前端设计团队建立联合评审机制，提前发现10余处可测性设计缺陷，避免了流片后的大量ECO修改。
北方华创科技集团股份有限公司 - 测试研发部集成电路装备行业龙头
2021.01-至今
资深半导体DFT测试工程师测试团队管理测试压缩技术DFT规范制定
北京
•带领8人团队承接了5款不同工艺节点的AI芯片DFT测试任务，全部一次性投片成功，项目良率均超95%。
•主导引入压缩扫描技术，将测试数据量缩减至原来的1/5，测试时间压缩40%，每年节省测试成本约300万元。
•制定了公司级DFT设计规范与Sign-off标准，并组织全集团测试工程师专项培训，显著提升了团队的可测性设计水平。
•参与某高性能计算芯片DFT测试项目，负责测试向量生成与验证。
•针对芯片庞大的逻辑规模，采用动态压缩与X-容忍技术，使测试向量集体积缩小60%，测试时间缩短至原来的1/3。
•与后端设计团队协同，解决了时钟域交叉带来的测试覆盖盲区，确保芯片在3个月内完成全部测试并量产。
某车规级电源管理芯片DFT测试优化 - 项目负责人
2021.05-2022.03
•主导某车规级电源管理芯片DFT测试优化项目，全面负责测试策略与资源规划。
•通过深入分析ATE测试数据，发现IDDQ测试的异常分布，优化测试阈值后，将良率从88%提升至94%。
•开发了基于JMP的自动化良率分析工具，实现问题芯片的快速定位与分类，为设计修改提供了明确方向。
对芯片可测性设计有执念，享受从RTL到ATE全程追覆盖率、逐级压缩测试时间的攻坚过程；做事讲求逻辑闭环与工程严谨，习惯用脚本固化重复流程、减少人为误判。具备扎实的DFT架构与主流EDA工具能力，能快速定位扫描链、压缩逻辑与时钟域问题；沟通直接、目标感强，希望在DFT工程师岗位上持续交付高良率、低DPPM的测试方案。
扫描链与边界扫描设计实践:
熟练掌握IEEE 1149.1与1149.6标准，曾主导一款车载SoC芯片的边界扫描链架构设计，实现跨芯片互联与板级全链路测试，故障覆盖率提升至99.5%，推动系统级测试成本降低约20%。
