
扫码联系客服
持续研究基于UCIe的2.5D/3D集成测试方法,重点分析IEEE 1838标准的Die Wrapper Register在跨die互连测试中的实现细节。
定期参加国际测试技术研讨会(ITC)的线上专题,并牵头组织内部“Test Tech Talk”,近期分享了基于深度学习的测试向量压缩技术及其在汽车芯片中的应用潜力。

对芯片测试设计充满热情,执着于提升故障覆盖率与向量压缩效率;严谨务实,善于从架构层面权衡DFT方案;具备丰富的SoC/ASIC全流程DFT实现经验,习惯与设计、后端团队紧密协作,确保可测性与量产节奏。
持续研究基于UCIe的2.5D/3D集成测试方法,重点分析IEEE 1838标准的Die Wrapper Register在跨die互连测试中的实现细节。
定期参加国际测试技术研讨会(ITC)的线上专题,并牵头组织内部“Test Tech Talk”,近期分享了基于深度学习的测试向量压缩技术及其在汽车芯片中的应用潜力。
奇秒简历AmazingCV 数字芯片DFT工程师 简历免费在线制作,包含数字芯片DFT工程师简历范文,数字芯片DFT工程师简历求职模板,AI辅助一键优化数字芯片DFT工程师简历内容,秒变满分候选人,让心动offer拿到手软。贴合HR筛选偏好,告别千篇一律,简历通过率飙升。