牛敬业
188****5365niu****@***.com北京30男DFT算法工程师在职北京25k-35k •参与国家重点研发计划「车规芯片在线测试与可靠性评估」，负责设计基于强化学习的自适应测试向量生成器，利用Q-learning动态优化测试序列，在保留覆盖率的前提下将测试时间缩减18%，并完成从Python算法建模到Verilog RTL实现的全流程。
•带领团队参加集成电路EDA设计精英挑战赛，针对众核处理器设计分布式BIST调度架构，提出基于图着色的测试访问冲突消解算法，实现多核并行测试效率提升3.2倍，荣获全国二等奖，深化了系统级DFT思维。
•选修《高等数字信号处理》《可测试性设计技术》等课程，并担任《VLSI测试与故障诊断》课程助教，通过设计基于IEEE 1687的灵活测试网络实验案例，进一步巩固了测试标准与诊断算法的工程直觉。
中芯国际集成电路制造有限公司 - 设计服务部晶圆代工龙头先进工艺平台
2016.07-2019.12
DFT算法工程师MBIST算法BSCAN设计压缩扫描测试成本优化
北京
•参与公司自研芯片的DFT算法架构设计，主导完成4款SoC芯片的嵌入式MBIST与BSCAN算法方案，使测试覆盖率平均提升8%，测试时间缩短15%，单颗芯片测试成本降低约2.6万元。
•与前端设计、后端物理实现团队深度协同，针对多核异构架构量身定制压缩扫描链插入策略，成功化解12个时钟域交叉测试的竞态问题，确保量产阶段ATE测试的一次通过率稳定在99.2%以上。
•持续跟踪IEEE 1838及OSAT行业测试标准，将基于机器学习的分组测试向量重排序技术引入内部流程，使公司DFT方案在3D封装芯片测试效率上提升了18%。
北京紫光展锐科技有限公司 - 芯片测试技术部移动通信芯片领先全场景芯片设计
2020.01-至今
高级DFT算法工程师逻辑BIST自适应测试故障诊断车规芯片测试
北京
•作为技术骨干带队攻关某先进工艺节点（12nm）芯片的DFT算法瓶颈，独立承担逻辑BIST与混合信号IP测试接口的算法设计，通过创新的自适应测试时钟方案，使该模块测试效率提升32%，相关成果已申请发明专利。
•负责部门DFT算法能力建设，编写了《基于TetraMAX的故障诊断调优指南》等内部教材，累计开展10次理论培训与6次真实芯片验证辅导，培养出3名能够独立承担DFT算法开发任务的工程师。
•与国内头部电源管理芯片客户联合攻关，针对其超低功耗测试需求，定制开发了3套基于宽电压动态压缩的DFT算法，帮助客户DPPM降低至50以下，直接促成公司与该客户签订2款车规级芯片的长期测试服务协议。
先进工艺节点芯片自适应DFT算法研发 - 算法架构师
2017.03-2019.06
•项目背景：针对16nm FinFET工艺下芯片参数离散性增大、传统DFT方案覆盖率不足的问题，启动新一代自适应测试算法预研。
•项目职责：担任算法架构师，提出基于时序感知的混合压缩扫描架构，融合了X-tolerant压缩与动态权重测试向量生成算法。主导核心调度模块的C++模型开发，经过5轮迭代优化，使单链测试向量生成速度提升4倍。
•项目成果：该算法成功应用于一款5G射频前端芯片，在ATE上实现测试覆盖率97.3%，良率提升2.1个百分点，相关测试指标通过北美客户认证，成为公司后续AIoT芯片的标准DFT方案。
车规芯片测试误判根因定位与DFT算法改进 - 算法改进负责人
2020.03-2020.12
•项目背景：某车规MCU在量产ATE测试中连续出现3%误判，导致每日损失约15万元，急需从算法层面根除。
•项目职责：主导误判根因分析，通过分析180万条测试日志，发现时钟毛刺引起的扫描链保持时间违例是主要元凶。设计了一套基于片上时钟调节的测试算法，并重构了故障字典生成与判定逻辑，引入轻量级随机森林模型辅助二值判定。
•项目成果：改进后的DFT算法使该系列芯片测试误判率从3.2%骤降至0.05%以内，量产直通率提升至99.6%，挽回直接经济损失超800万元，该算法后被推广至公司所有车规级产品线，并作为企业标准写入《车规DFT设计规范》。
对芯片可测试性设计抱有技术执念，享受从算法层面优化测试覆盖率与效率的过程。秉持严谨务实的工作风格，对数据敏感，习惯从细微波动中定位问题。熟悉DFT主流架构与ATPG、BIST等关键技术，能灵活运用EDA工具进行诊断与调试。乐于追踪先进工艺下的测试挑战，并持续通过技术分享带动团队成长。期待在DFT算法领域深耕，用稳定可靠的测试方案为芯片量产护航。
专利成果:
拥有3项DFT测试方法相关发明专利：
- 《一种基于确定性自诊断的扫描链故障快速定位方法》，通过哈希签名比对实现单链故障定位时间缩短40%，已应用于多款车载MCU；
- 《面向低功耗SoC的测试模式自适应时钟门控策略》，动态分析测试向量翻转率并实时调整时钟域，平均测试功耗降低25%；
- 《基于强化学习的测试调度与访问路径联合优化方法》，将多核测试时间缩短15%并有效避免总线冲突，已集成至某商用ATE平台。
