牛敬业
数字后端开发工程师
188****9761niu****@***.com北京30男数字后端开发工程师在职北京25k-35k •主导完成基于28nm工艺的流水线CPU版图设计，通过Calibre完成物理验证并优化时序收敛。
•率队参加集创赛，负责低功耗RISC-V处理器后端实现，从综合到布局布线全流程交付，获省级一等奖。
中兴通讯股份有限公司 - 芯片设计部全球领先通信设备商5G芯片主力供应商
2016.07-2020.12
•负责通信SoC芯片的后端物理实现，主导布局规划、电源网络设计、时钟树综合及物理验证全流程，确保设计在28nm工艺节点下满足密度与性能指标。
•针对某款射频收发芯片，通过优化标准单元布局与电源网络拓扑，将芯片面积缩减12%，动态功耗降低8%，并完成IR-drop分析与修复。
•与前端团队联合迭代时序收敛方案，利用Multi-Mode Multi-Corner分析解决跨时钟域与hold违例，保障芯片在三种工艺角下均达签核要求。
•熟练使用Innovus、Tempus与Voltus等工具，并编写Tcl脚本实现物理验证报告自动解析，将结果整理效率提升50%。
北京地平线机器人技术研发有限公司 - 芯片研发中心边缘AI芯片领军企业车规级芯片创新者
2021.01-至今
高级数字后端开发工程师芯片项目管理物理验证自动化客户技术对接
北京
•主导车规级MCU芯片的后端设计项目，带领6人小组完成从RTL冻结到GDSII交付的全流程，成功通过AEC-Q100可靠性后端验证。
•优化后端设计流程，引入基于Calibre的先进物理验证脚本与自动化ECO流程，将DRC/LVS收敛周期缩短约30%。
•负责与汽车电子客户对接，明确功能安全对物理设计的要求，将客户冗余设计需求转化为版图隔离方案，项目首次流片即达成功能指标。
•培养和指导初级工程师，建立内部后端设计checklist与经验案例库，提升团队整体交付质量。
•该项目为一款面向云端推理的7nm AI芯片后端设计。
•负责布局规划，根据计算单元与存储阵列的带宽需求划分物理区域，优化数据流路径，将关键模块间延迟降低15%。
•进行时钟树综合，采用H-tree与局部clock mesh结合的结构，在满足skew约束的同时将时钟网络功耗降低约18%。
•完成全芯片物理验证与IR-drop分析，修复了数百个复杂DRC违例，确保芯片顺利通过金属填充与密度检查，如期交付流片。
超低功耗物联网SoC芯片后端设计 - 后端设计工程师
2021.05-2022.08
•参与面向智能表计的超低功耗物联网SoC芯片后端设计。
•针对电池供电场景，实施多电压域与电源开关策略，优化常开域物理实现，将待机功耗降低22%。
•进行全芯片静态时序分析，解决存储器与高速接口的关键路径违例，通过寄存器重定时与驱动优化将工作频率提升12%。
•与封装团队协同进行chip-package co-design，优化bump布局与RDL走线，确保射频与模拟IP的性能在封装后不受影响。
对芯片物理实现充满热情，享受从综合到签核的每一处细节打磨，愿意为 1% 的时序余量反复推敲。习惯严谨、自驱，对设计规则和工艺约束保持高度敏感，在高压下仍能从容拆解问题。能用 Innovus/Tempus 等工具完成复杂模块的布局布线，并对低功耗与可制造性设计有系统认知。乐于分享经验与主动补位，希望持续在先进工艺节点上做出性能与成本均衡的芯片。
后端设计工具链（Innovus/ICC2/Calibre） 物理验证与功耗分析（DRC/LVS/IR-drop） 自动化脚本开发（Tcl、Python、Perl）:
利用Tcl和Python构建自动化时序签核流程，开发脚本自动提取关键路径并生成修复建议，减少人工分析时间约50%。
