对低功耗数字后端设计保持长期热忱，乐于在复杂约束中反复推敲功耗、时序与面积的平衡，习惯以严谨的 signoff 流程守护交付质量。具备扎实的物理实现与低功耗方法学功底，善于从 RTL 到 GDSII 全链路中提前识别风险，对 UPF 流程、多电压域设计及 IR‑drop 分析有敏锐的判断力。沟通上注重与前端、验证及 IP 团队对齐需求，能在快节奏迭代中保持透明协作，共同推动收敛。日常关注先进工艺下的低功耗演进，希望持续在芯片物理实现领域深耕，用稳定可靠的交付为团队创造价值。