•在校期间聚焦数字后端设计、静态时序分析、物理验证等课程，深入理解从RTL到GDSII的实现流程。
•参加‘集成电路版图设计竞赛’，完成一款低功耗MCU的布局布线验证，获得校级二等奖，提升了时序收敛与DRC/LVS实战能力。
北京某集成电路设计有限公司 - 芯片验证部集成电路设计新锐企业
2014.07-2018.12
•负责多款通信SoC芯片的后端验证，独立搭建了模块级与系统级UVM验证环境。
•制定详细的验证计划，编写定向与随机测试用例，覆盖功能、时序与功耗场景。
•与前端设计及物理实现团队紧密协同，高效定位并推动修复设计缺陷，保障芯片流片成功。
•引入自动化回归测试与覆盖率驱动验证，将验证收敛时间缩短约25%。
北京某半导体技术有限公司 - 验证技术部先进半导体解决方案提供商
2019.01-2022.06
•主导人工智能加速器芯片的后端验证，带领5人团队完成多个高复杂度项目，确保一次流片成功。
•设计并落地了可复用的验证平台架构，支持多项目并行验证，显著提升团队吞吐量。
•承担技术导师职责，定期组织验证方法学培训，培养多名初级工程师快速成长。
•跟踪业界前沿，评估并引入形式验证工具，解决传统仿真难以覆盖的边界问题，强化验证完备性。
•该项目为采用先进工艺的5G基带处理器芯片，需满足严苛的时序与功耗要求。
•搭建了基于UVM的可扩展验证环境，集成了断言与覆盖率模型，覆盖L1/L2协议层。
•编写了超过2000个测试用例，涵盖极限吞吐、信道衰减等复杂场景，达到100%功能覆盖率。
•发现并修正了核心模块的多个关键时序违例，保障芯片在流片后信号完整性达标。
•参与一款面向智能穿戴市场的低功耗SoC芯片验证，该芯片集成了蓝牙与传感器子系统。
•针对其超低功耗要求，设计动态电压频率切换的验证方案，采用UPF低功耗仿真。
•融入门级功耗分析流程，准确验证芯片在不同工作模式下的功耗值，确保符合电池续航指标。
•通过并行仿真与自动化脚本，将回归测试周期压缩40%，在不牺牲质量的前提下加速交付。
DFT验证与测试覆盖率分析:
主导过面向AI加速芯片的扫描链插入与ATPG仿真，针对多时钟域与异步复位设计可复用验证策略。
在车规级SoC项目中应用DFT技术，推动故障覆盖率提升至99.2%，协助解决测试矢量压缩带来的覆盖率损失问题。
