AMAZING RESUME · OPEN HORIZON

牛敬业

芯片数字后端工程师

188****1234niu****@***.com北京30男芯片数字后端工程师在职北京30k-40k

教育经历

北京理工大学 - 硕士双一流985

2014.09-2017.06

电子信息工程

•深入掌握数字后端全流程，毕业设计聚焦于7nm工艺下高性能CPU模块的时钟树综合与IR-drop优化，Signoff结果达到时序收敛与功耗目标。

•在课程项目中，使用ICC2完成一款加密协处理器的物理设计，独立编写Tcl脚本实现自动化Floorplan探索与电源网络评估，设计周期缩短30%。

工作经历

中兴通讯股份有限公司 - 芯片研发中心世界500强通信行业领先

2017.07-2021.12

芯片数字后端工程师后端物理实现PPA协同优化设计规范建设

北京

•- 负责芯片数字后端物理实现，覆盖从综合、布局布线到寄生参数提取与签核的全流程，主力工艺节点为12nm/7nm。

•- 参与一款物联网基带芯片项目，通过重新规划电源网格和优化宏单元摆放，使芯片面积缩减12%，动态功耗降低8%，项目提前三周交付，获得客户质量认可。

•- 牵头建立部门后端设计Checklist与流程规范，指导8名新员工掌握Innovus流程，使团队整体设计收敛周期缩短约25%。

北京字节跳动科技有限公司 - 芯片与硬件业务部互联网巨头芯片新兴业务

2022.01-至今

芯片数字后端工程师高性能芯片后端时序收敛与优化先进工艺对接

北京

•- 承担自动驾驶芯片的数字后端设计任务，与前端架构师紧密配合，解决高速接口和多电压域带来的时序收敛难题。

•- 在最新一代自动驾驶芯片中，引入先进的时钟树门控策略，并优化时钟网络拓扑，使时钟偏斜降低35%，同时静态功耗降低15%。

•- 负责与台积电等代工厂工艺对接，确保物理验证一次性通过，该芯片流片成功，良率达到92%以上，已进入量产阶段。

项目经历

低功耗物联网芯片数字后端设计 - 核心成员

2018.01-2019.12

中兴通讯股份有限公司

•- 项目背景：面向智慧城市的低功耗广域物联网芯片，要求极致功耗和紧凑面积。

•- 工作内容：负责芯片后端设计，制定多电压域方案，进行综合优化（综合后面积18mm²，功耗0.9W）。

•- 成果：通过精细的时钟树综合和路径分组优化（关键路径时序余量0.15ns），最终芯片面积15.5mm²，功耗0.78W，满足物联网芯片长待机指标，已成功导入客户产品。

智能驾驶AI芯片数字后端设计 - 项目负责人

2022.03-2023.06

北京字节跳动科技有限公司

•- 项目背景：智能驾驶域控制器AI芯片，需要高算力与高可靠性，工艺为7nm。

•- 工作内容：主导数字后端实现，优化电源网络与去耦电容布局（IR Drop从12%降低至7%），完成全芯片时序签核（建立时间余量0.25ns，保持时间余量0.1ns）。

•- 成果：芯片面积仅14mm²，算力达到12TOPS，能效比1.2TOPS/W，已通过车规级认证，应用于多款量产车型。

个人总结

对芯片物理实现始终抱有工程热忱，相信好的后端设计不仅是收敛，更是对性能、功耗与面积的精益权衡。我习惯用数据驱动决策，在时序收敛与拥塞优化中寻找平衡，也乐于把复杂约束拆解为可执行的步骤。具备流片导向的严谨性，对代工规则敏感，能快速适配新工艺节点。享受高压下的协作节奏，曾带教新人并推动流程标准化，希望持续在先进工艺节点上打磨有竞争力的数字实现方案。

技能专长

数字后端实现（Cadence Innovus/Synopsys ICC2）

时序签核与优化（PrimeTime/Tempus）

物理验证与电源完整性分析（Calibre/RedHawk）

低功耗设计与多电压域实现

自动化脚本开发（Tcl/Python/Perl）

荣誉奖项

中兴通讯优秀员工（2020年）

字节跳动项目卓越贡献奖（2024年）

其他信息

设计流程自动化与数据分析（Tcl/Python）:

擅长利用Tcl开发后端工具链增强脚本，例如为Innovus构建版图规划质量检查器，自动识别宏单元摆放冲突并生成修复建议，减少迭代时间约40%。

基于Python搭建物理验证报告自动分类系统，提取DRC违例的几何特征与热点分布，输出可视化Dashboard，使签核周期缩短50%。

设计了一款时序ECO辅助工具，通过解析PrimeTime报告自动生成布线层调整脚本，在多个项目中实现零人工干预的快速收敛。

1 / 1

AMAZING RESUME · OPEN HORIZON

牛敬业

芯片数字后端工程师

188****1234niu****@***.com北京30男芯片数字后端工程师在职北京30k-40k

教育经历

北京理工大学 - 硕士双一流985

2014.09-2017.06

电子信息工程

•深入掌握数字后端全流程，毕业设计聚焦于7nm工艺下高性能CPU模块的时钟树综合与IR-drop优化，Signoff结果达到时序收敛与功耗目标。

•在课程项目中，使用ICC2完成一款加密协处理器的物理设计，独立编写Tcl脚本实现自动化Floorplan探索与电源网络评估，设计周期缩短30%。

工作经历

中兴通讯股份有限公司 - 芯片研发中心世界500强通信行业领先

2017.07-2021.12

芯片数字后端工程师后端物理实现PPA协同优化设计规范建设

北京

•- 负责芯片数字后端物理实现，覆盖从综合、布局布线到寄生参数提取与签核的全流程，主力工艺节点为12nm/7nm。

•- 牵头建立部门后端设计Checklist与流程规范，指导8名新员工掌握Innovus流程，使团队整体设计收敛周期缩短约25%。

北京字节跳动科技有限公司 - 芯片与硬件业务部互联网巨头芯片新兴业务

2022.01-至今

芯片数字后端工程师高性能芯片后端时序收敛与优化先进工艺对接

北京

•- 承担自动驾驶芯片的数字后端设计任务，与前端架构师紧密配合，解决高速接口和多电压域带来的时序收敛难题。

•- 在最新一代自动驾驶芯片中，引入先进的时钟树门控策略，并优化时钟网络拓扑，使时钟偏斜降低35%，同时静态功耗降低15%。

•- 负责与台积电等代工厂工艺对接，确保物理验证一次性通过，该芯片流片成功，良率达到92%以上，已进入量产阶段。

项目经历

低功耗物联网芯片数字后端设计 - 核心成员

2018.01-2019.12

中兴通讯股份有限公司

•- 项目背景：面向智慧城市的低功耗广域物联网芯片，要求极致功耗和紧凑面积。

•- 工作内容：负责芯片后端设计，制定多电压域方案，进行综合优化（综合后面积18mm²，功耗0.9W）。

智能驾驶AI芯片数字后端设计 - 项目负责人

2022.03-2023.06

北京字节跳动科技有限公司

•- 项目背景：智能驾驶域控制器AI芯片，需要高算力与高可靠性，工艺为7nm。

•- 成果：芯片面积仅14mm²，算力达到12TOPS，能效比1.2TOPS/W，已通过车规级认证，应用于多款量产车型。

个人总结

技能专长

数字后端实现（Cadence Innovus/Synopsys ICC2）

时序签核与优化（PrimeTime/Tempus）

物理验证与电源完整性分析（Calibre/RedHawk）

低功耗设计与多电压域实现

自动化脚本开发（Tcl/Python/Perl）

荣誉奖项

中兴通讯优秀员工（2020年）

字节跳动项目卓越贡献奖（2024年）

其他信息

设计流程自动化与数据分析（Tcl/Python）:

擅长利用Tcl开发后端工具链增强脚本，例如为Innovus构建版图规划质量检查器，自动识别宏单元摆放冲突并生成修复建议，减少迭代时间约40%。

基于Python搭建物理验证报告自动分类系统，提取DRC违例的几何特征与热点分布，输出可视化Dashboard，使签核周期缩短50%。

设计了一款时序ECO辅助工具，通过解析PrimeTime报告自动生成布线层调整脚本，在多个项目中实现零人工干预的快速收敛。

芯片数字后端工程师简历模板

奇秒简历AmazingCV 芯片数字后端工程师简历免费在线制作，包含芯片数字后端工程师简历范文，芯片数字后端工程师简历求职模板，AI辅助一键优化芯片数字后端工程师简历内容，秒变满分候选人，让心动offer拿到手软。贴合HR筛选偏好，告别千篇一律，简历通过率飙升。

4072 人使用·半导体/芯片 / 数字后端工程师

使用此模板

支持功能

自定义板块

自定义颜色

AI 润色

技能条

荣誉墙

一键更换模板

AI 翻成英文

PDF 导出

牛敬业

牛敬业

芯片数字后端工程师简历模板

支持功能

热门简历推荐

更多简历模板

低功耗数字后端工程师

数字后端验证工程师

数字后端时序工程师

数字后端工程师

大规模集成电路数字后端工程师

数字后端布局布线工程师

半导体数字后端工程师

数字后端DFT工程师

高性能数字后端工程师

数字后端开发工程师

数字后端物理设计工程师

数字后端应用工程师

数字后端设计工程师

数字后端物理验证工程师

数字后端实现工程师