CV
AMAZING RESUME
牛敬业
数字后端布局布线工程师
188****1768niu****@***.com北京30男数字后端布局布线工程师在职北京20k-30k •负责电子创新实验室日常运营，组织校级芯片设计马拉松，并作为核心成员参与国家级大创项目，完成一款基于RISC-V的物联网协处理器物理实现，锻炼了从RTL到GDS的协同推进能力。
•深入掌握VLSI设计流程、半导体器件可靠性等核心课程，结合课程项目完成了一款28nm工艺下数字锁相环的布局布线，积累了对时钟树、电源规划等后端关键环节的直观理解。
北京紫光存储科技有限公司 - 芯片设计部国内领先的存储芯片企业高新技术企业
2018.07-2021.06
数字后端布局布线工程师物理设计布局布线时序收敛
北京
•主导存储控制芯片的物理实现，包括Floorplan划分、电源网络规划与时钟树综合，确保芯片面积与功耗的平衡。
•与前端设计团队及Foundry工艺厂紧密协同，迭代优化版图，解决DRC/LVS问题，成功完成多款芯片的Tape-out。
•运用Cadence Innovus与Calibre工具，建立自动化脚本提升布局布线效率，缩短项目周期10%。
•在项目评审中，提出多项模块级优化建议，推动团队引入更优的电源网格设计方法。
北京字节跳动科技有限公司 - 芯片研发中心全球领先的互联网科技公司智能硬件创新企业
2021.07-2023.06
数字后端布局布线工程师后端物理设计低功耗设计流程优化
北京
•负责数据中心AI加速芯片的后端设计，从Netlist到GDSII全流程，重点攻克大规模设计中的时序收敛与IR Drop优化。
•主导设计流程标准化，制定后端设计Checklist与规范文档，提升多人协作效率。
•与多家IP供应商对接，完成高速接口IP的集成与物理验证，确保芯片的兼容性。
•成功交付3款高性能芯片，其中一款功耗较前代降低25%，面积缩减12%，获得内部卓越项目奖。
高性能边缘计算芯片后端设计 - 后端布局布线工程师
2019.01-2020.12
•项目背景：针对边缘计算场景，需开发一款具备高能效比的AI推理芯片，用于智能安防与工业视觉。
•项目职责：主导芯片的物理设计，包括宏单元布局、电源网络设计和时钟树优化，并负责全芯片的静态时序分析。
•项目成果：芯片在40nm工艺下成功流片，性能达到2.5TOPS/W，功耗较设计方案降低18%，顺利通过客户验收。
•项目背景：为一款可穿戴健康监测设备定制SoC芯片，要求极低功耗和超小面积。
•项目职责：作为后端负责人，制定物理设计策略，进行多电压域设计、布局布线优化与功耗分析，并主导签核流程。
•项目成果：芯片面积仅3.2mm²，待机功耗低于1μA，达到业界领先水平，获得公司年度技术创新奖。
对芯片物理实现与时序收敛有近乎执念的追求，乐于在布局布线中反复打磨PPA。擅长在复杂约束下保持冷静拆解问题，具备严谨的逻辑与抗压韧性。熟练驾驭主流后端工具链，对先进工艺节点的设计规则敏感，能高效协同前端与IP团队交付稳健的物理设计。
自动化脚本与辅助工具开发:
擅长用Tcl和Python构建数字后端自动化流程，曾编写基于抽象语法树的UPF约束自动生成脚本，并开发了针对Innovus的时序ECO批量处理工具，使跨工艺角收敛时间缩短约30%。
