对FPGA网络加速与协议实现有天然的热情，享受从时序约束到数据面调优的过程，习惯用严谨的数字逻辑和清晰的代码结构追求低延迟、高吞吐的设计。具备扎实的网络协议理解力与硬件调试直觉，能独立完成从RTL设计到板级验证的闭环，并在复杂问题前保持冷静拆解。乐于在团队中分享技术视角，推动设计评审与知识沉淀，也善于衔接软硬件协同。对可编程网络、智能网卡等方向保持关注，持续通过工程实践刷新自己的技术边界。