•系统钻研了数字集成电路设计、嵌入式系统原理与硬件描述语言等核心课程，独立开发了一款基于FPGA的实时视频流处理器，获院级优秀毕业设计。
•作为核心成员参与全国大学生集成电路创新创业大赛，主攻FPGA加速算法实现，助力团队斩获华北赛区二等奖，显著提升了工程协同与问题解决能力。
北京兆易创新科技股份有限公司 - 嵌入式系统事业部国产芯片设计领先企业FPGA解决方案提供商
2015.07-2018.12
FPGA嵌入式开发工程师FPGA算法实现实时嵌入式处理工业自动化
北京
•负责公司某款智能电网监测设备的FPGA逻辑开发，主导完成了多通道同步采样与IEC 61850通讯协议栈的设计与实现。
•采用Verilog语言实现了高速数据采集与实时FFT处理，使系统响应延迟降低至微秒级，满足电力系统故障录波的严苛要求。
•与硬件团队紧密配合，完成FPGA与高速ADC、以太网PHY的接口调试，并通过了严格的EMC抗干扰测试。
•编写了模块化设计规范与验证用例，推动了团队设计复用机制与代码审查流程的建立，为后续产品迭代提供了坚实的技术文档。
北京大唐电信科技股份有限公司 - 无线产品线国家级通信骨干企业5G通信设备研发
2019.01-2022.06
资深FPGA嵌入式开发工程师FPGA系统规划无线通信协议实现研发团队指导
北京
•带领团队承担了某5G小基站基带处理FPGA开发任务，制定了整体方案与资源评估，确保设计满足实时性与功耗要求。
•优化了FPGA内部资源利用率，通过算法流图重构与流水线复用，使BRAM和DSP资源占用降低20%，单板成本显著下降。
•引入自适应数字预失真算法，提升了射频功放的线性化效果，使邻道泄漏比改善15dB，增强了设备在复杂无线环境下的可靠性。
•组织团队内部技术分享与代码审查，培养了多名FPGA设计骨干，并建立了标准化开发流程，整体研发效率提升30%。
智能交通视频分析FPGA加速卡开发 - 核心开发人员
2016.05-2017.12
•项目背景：为满足城市智能交通系统对多路视频流实时分析的需求，开发基于FPGA的深度学习推理加速模块。
•项目职责：负责视频预处理流水线与神经网络加速器的FPGA实现，确保低延迟处理。
•技术实现：采用流水线并行架构，在Xilinx Kintex-7平台上实现了卷积神经网络前向推理，通过数据量化与模型剪枝，单卡支持16路1080P视频流实时处理。
•项目成果：成功集成于公司交通分析一体机，在多个城市路口部署，使车辆识别准确率提升至99.2%，为公司新增营收超2000万元。
航天器测控高速数据总线FPGA实现 - 模块负责人
2020.03-2021.08
•项目背景：针对新一代航天器测控系统对高速、高可靠数据传输的需求，开发基于FPGA的SpaceWire总线接口模块。
•项目职责：独立承担SpaceWire协议栈的FPGA设计与验证工作，确保协议实现的完整性和健壮性。
•技术实现：基于VHDL语言，实现了RMAP协议与时间码管理，通过严格的时序约束与跨时钟域处理，在航天级Actel RTAX系列FPGA上实现200Mbps传输速率，误码率低于10^-12。
•项目成果：模块通过了空间环境模拟试验与鉴定，已应用于多个型号卫星的综合电子系统，为研究所带来超过1000万元的研制合同。
FPGA技术分享与开源贡献:
在主流FPGA开发者社区连载《高速串行接口设计实战》系列文章，总阅读量突破8万，被授予“金牌作者”徽章。
独立开发并开源了可配置的DDR4控制器IP核，适用于低成本FPGA平台，已被十余个开源项目集成，并持续迭代优化。
