我着迷于用硬件描述语言构建数字逻辑，喜欢从架构设计到板级调试的整个闭环，对时序收敛和资源优化有近乎偏执的追求。具备扎实的Verilog与VHDL编码功底，习惯在主流FPGA工具链上快速迭代，尤其擅长将通信、图像算法转化为高效可靠的硬件实现。日常乐于与团队共同攻关，主动分享技术细节，面对复杂逻辑始终保持耐心与韧性，希望持续在FPGA一线岗位深耕，交付有竞争力的工程方案。