牛敬业

对数字逻辑设计有发自内心的热爱，享受从架构设计到板上调试的每个细节，尤其对时序收敛有近乎苛刻的要求。善于将复杂算法拆解为高效流水线，注重代码的可读性、可维护性及模块复用。在资源、功耗与吞吐量之间寻找最优平衡，能够快速定位跨时钟域、时序违规等隐蔽问题。具备良好的跨职能沟通能力，习惯用清晰的文档和示意图推动共识，能将模糊需求转化为可落地的技术方案。期望在高速接口、信号处理等方向持续深耕，用FPGA解决更具挑战的计算问题。