188****8727niu****@***.com北京32男军事FPGA开发工程师在职北京25k-35k •课程涵盖高速数字电路、信号检测与估计、嵌入式实时系统，构建了从逻辑设计到系统集成的知识框架，并独立完成基于JESD204B的高速ADC接口验证。
•主导雷达脉冲压缩与动目标检测模块的FPGA实现，采用资源复用策略在Xilinx Kintex-7平台完成多通道并行处理，路测指标满足军用信号处理前端需求。
•在电子对抗项目中，设计并验证了多模式干扰信号生成的RTL核心，配合团队完成整机联调，积累了军工产品的技术状态固化与归零处置经验。
中国兵器工业集团某研究所 - 光电信息研发部骨干军工型号研制
2013.07-2017.12
军事FPGA开发工程师FPGA逻辑开发雷达信号处理高速接口实现
北京
•主导某型车载火控系统的FPGA核心逻辑开发，从算法建模到RTL编码全程推动，确保时序收敛与资源平衡。
•针对图像跟踪模块，重构流水线架构，使目标锁定延迟降低40%，提升火控响应速度。
•与结构、电源团队联合进行电磁兼容性调试，解决高速信号反射与串扰问题，使模块通过军标环境试验。
•撰写规范的寄存器描述文档与验证用例，为后续软件驱动与系统集成提供一站式参考。
中国电子信息产业集团某研究所 - 数据链与通信研发部电子对抗研发中心
2018.01-2021.10
高级军事FPGA开发工程师系统级设计高速互联FPGA验证
北京
•主导某卫星通信抗干扰终端的FPGA基带处理平台研发，带领5人小组完成从需求分解到定型交付。
•设计基于多相滤波的信道化接收机架构，在单颗FPGA上实现16路并行处理，频谱利用率提升60%。
•建立代码审查与模块化验证流程，配合自动化回归测试，将联调周期缩短30%，设备在多次野外拉练中零故障。
•频繁驻场与一线操作员交流，将操作习惯转化为硬件加速逻辑，实现了“一键式”抗干扰模式切换，受到部队嘉奖。
某型战车毫米波雷达信号处理FPGA开发 - 核心算法实现工程师
2014.03-2016.10
•参与“某型战车毫米波雷达信号处理FPGA开发”项目，负责恒虚警检测与聚类算法的硬件化实现。
•针对弹载环境振动噪声，引入自适应滤波结构，有效抑制杂波，使目标检测概率提升至99.5%。
•通过时序分组与流水线重排，将单帧处理时间压缩至10μs内，满足高速机动目标跟踪要求。
•与天线、射频团队开展近场测试，优化IQ补偿算法，模块最终通过GJB150系列环境试验。
某型舰载数据链抗干扰与加密FPGA系统 - 项目负责人
2019.05-2021.06
•主导“某型舰载数据链抗干扰与加密FPGA系统”项目，制定技术路线与里程碑。
•研究AES-256与跳频序列的硬件实现，采用流水线加密引擎，在800MHz时钟下达到12Gbps吞吐量。
•设计动态密钥管理与门限自毁电路，当检测到物理入侵时自动擦除密钥，确保极端战场安全。
•带领团队攻克高速SerDes接口适配与多通道同步难题，系统通过海军定型测试，已装备于两型主力舰艇。
对信号处理与高速数字逻辑抱有浓厚兴趣，习惯从硬件底层思考问题，追求时序收敛与资源利用的极致平衡。工作中严谨细致，对军工产品的可靠性、安全性与合规性天然敏感，注重文档可追溯与测试验证闭环。具备扎实的Verilog/VHDL功底与高速接口设计能力，善于在算法与硬件架构间做协同优化。适应军方协作节奏，能快速理解需求并转化为可落地的固件方案，希望持续在国防电子领域做有挑战性的逻辑实现。
Verilog及SystemVerilog逻辑实现 军用总线协议与高速接口实现:
深入掌握MIL-STD-1760武器总线、FC-AE-1553光纤通道协议，能根据挂载管理需求定制节点逻辑，确保导弹发射序列与载机火控的确定性交互。
在航电仿真平台中，使用FPGA实现了ARINC 429多通道收发引擎，并设计了自适应速率仲裁机制，解决了多源异步数据碰撞问题，延迟抖动低于±2μs，完全满足飞行控制总线的实时性规范。
