•参与大学生集成电路创新创业大赛，设计基于FPGA的实时音频处理系统，完成I2S接口适配与FFT硬件加速，团队获全国三等奖。
•在课程设计中，使用Verilog实现RISC-V单周期处理器，并在Basys3开发板上成功运行汇编程序，通过仿真与上板验证。
中兴通讯股份有限公司 - 无线产品线全球通信设备商5G技术领先
2017.07-2020.12
嵌入式FPGA开发工程师数字中频处理高速串行接口FPGA逻辑设计
北京
•负责公司通信基站设备的FPGA逻辑开发，主导数字中频处理模块的方案设计、RTL编码与板级验证，确保多通道数据同步精度。
•设计并实现了FPGA与DSP之间的高速串行接口，优化链路层协议，将数据吞吐量提升35%，有效支撑了5G NR物理层信号处理。
•主导解决多时钟域切换中的亚稳态与数据丢失问题，通过约束重配与FIFO优化，使系统误码率降至10⁻¹²以下。
•编写模块级设计规范与验证报告，推动自动化回归测试，为后续维护与迭代提供标准化文档。
浙江大华技术股份有限公司 - 研发中心智慧物联龙头创新驱动型企业
2021.01-至今
嵌入式FPGA开发工程师图像信号处理芯片评估与选型高速接口联调
北京
•承担公司智能交通摄像机的FPGA图像处理算法实现，优化ISP流水线中的去噪与宽动态模块，使图像信噪比提升2.5dB，低照度场景下识别率显著提高。
•负责FPGA芯片选型与成本评估，对比Xilinx与Intel主流器件资源、功耗与价格，最终选定方案使单板成本降低18%。
•与嵌入式Linux团队协同进行PCIe与DDR接口的驱动联调，定位并解决多核缓存一致性问题，保证系统长时间稳定运行。
•组织内部“时序收敛实战”技术分享，通过具体案例讲解约束设置与布局布线技巧，帮助团队平均缩短设计周期15%。
高速数据采集与预处理FPGA系统 - FPGA开发工程师
2018.05-2019.12
•参与公司高速数据采集项目，负责FPGA端的ADC数据接收、数字下变频与数据打包传输。
•采用多相滤波与流水线架构优化处理链路，将数据预处理延迟降低了40%，确保实时频谱分析不丢点。
•与硬件团队协同完成信号完整性仿真与板级调试，解决高速LVDS信号的眼图问题，实现零误码连续采集。
•该系统已成功应用于多套频谱监测设备，在电磁环境复杂场景下表现稳定，获得客户认可。
•主导公司工业机器人控制器的FPGA开发，实现多轴联动插补算法与实时闭环控制逻辑。
•设计硬核状态机与并行计算单元，优化运动控制指令的解析与执行，使轴间同步误差<1μs，整体轨迹精度提升25%。
•完成FPGA与伺服驱动器、编码器接口的适配与调试，支持EtherCAT协议栈硬件加速，节点响应时间缩短至31.25μs。
•该平台已在多家3C制造工厂部署，替代原有PLC方案，单台设备成本降低30%，生产节拍提升18%。
FPGA验证自动化框架:
熟练运用Python与Makefile构建FPGA仿真、综合与布局布线的自动化流程，实现一键式回归测试，将验证周期缩短55%。
开发基于Pytest的硬件测试框架，模拟UART/SPI外设接口，自动对比FPGA输出与预期结果，并生成覆盖率报告，保障交付质量。
