•在数字信号处理课程中，独立完成基于FPGA的64阶FIR数字滤波器设计，通过时序优化实现200MHz工作频率，获评年度最佳课程设计。
•作为队长参加全国大学生集成电路创新创业大赛，带领团队实现基于FPGA的MIPI D-PHY接口控制器，成功对接摄像头模组并完成图像采集，获华北赛区一等奖。
北京星核微电子有限公司 - 逻辑设计部专精特新企业
2014.07-2018.12
•主导公司数据采集板卡中FPGA逻辑的设计与实现，涵盖需求分解、架构设计、RTL编码及仿真验证等环节。
•作为技术骨干，完成了高速ADC采集系统、多通道数据复接等项目的FPGA开发，通过优化状态机与流水线结构，使系统吞吐量提升40%。
•参与SerDes高速串行接口技术预研，完成基于JESD204B协议的FPGA实现方案，并输出技术白皮书。
•与硬件工程师、嵌入式软件工程师协同调试，定位并解决信号完整性问题，保障项目按期交付。
北京华创航天电子技术有限公司 - 航天电子设计部航天科技企业
2019.01-2022.06
高级FPGA开发工程师航天级FPGA设计高速信号处理
北京
•主导航天测控设备中FPGA系统的技术方案与核心代码编写，带领小组完成多通道射频前端控制项目，引入自适应滤波算法，实现了-120dBm的弱信号检测能力。
•重构公司FPGA代码管理与仿真验证流程，引入自动化回归测试，使开发周期缩短25%。
•对接航天院所客户，提供定制化FPGA加速方案，促成某卫星载荷项目合作。
•通过代码评审与技术分享，帮助3名初级工程师独立承担模块设计任务。
•项目背景：为满足工业检测对高速数据采集的需求，公司启动该FPGA项目。
•项目职责：作为逻辑架构师，负责顶层模块划分与关键路径时序优化。
•技术实现：采用多通道并行采样与乒乓缓存策略，优化FIR滤波器级联结构，使数据吞吐率达到2.4Gbps。
•项目成果：该方案已应用于公司在线检测设备，误码率低于10^-12，助力公司签下某半导体检测大单。
•项目背景：公司承接某型号卫星通信载荷的FPGA开发任务，要求抗辐射、低功耗。
•项目职责：担任项目负责人，把控整体进度，并负责关键的数字上下变频模块设计。
•技术创新：提出基于动态重配置的故障恢复机制，在SEU翻转时自动重构逻辑，系统MTBF提升至5万小时。
•项目成果：项目一次性通过航天级鉴定，已在轨运行平稳，客户追加后续批产订单。
RTL设计（Verilog/SystemVerilog） 2020年公司优秀项目奖（高速数据采集FPGA项目） 2023年公司技术创新奖（星载抗辐射FPGA设计项目） 知识产权:
持有《一种基于FPGA的实时数据流处理加速装置》发明专利（专利号：ZL2021XXXXXX.X），解决多通道数据并行处理带宽瓶颈。
主编《高速接口时序收敛指南》技术手册，系统梳理SerDes与DDR约束收敛方法，成为硬件团队入门必读规范。
