
AMAZING RESUME
牛敬业
通信FPGA开发工程师
188****1863niu****@***.com北京30男通信FPGA开发工程师在职北京25k-35k •主修数字逻辑设计、通信系统与信号处理、计算机组成原理等核心课程,在课程项目中基于FPGA实现了一个QPSK调制解调器,从RTL设计到板级调试完整走通,加深了对高速数字信号处理链路的理解。
•参加全国大学生FPGA创新设计邀请赛,主导设计软硬件协同的实时频谱分析仪,完成从ADC采样到帧缓存的流水线架构,获得国家二等奖,锻炼了复杂系统划分与跨团队协作能力。
•担任电子设计工坊助教,面向低年级同学开设‘从门电路到IP核’系列工作坊,内容涵盖Verilog编码规范、时序收敛与板级验证,在讲解与答疑中强化了自身的工程表达与问题抽象能力。
烽火通信科技股份有限公司 - 光网络产品线光通信领军企业央企上市公司
2015.07-2019.12
通信FPGA开发工程师光通信FPGA逻辑设计SystemVerilog
北京
•承担有线传输设备中FPGA逻辑方案的设计与实现,主导了OTN帧处理、FEC编解码等关键模块的RTL编码与仿真验证。
•使用SystemVerilog搭建可重用验证平台,结合断言和覆盖率驱动方法,将模块级验证收敛周期缩短了约30%。
•与硬件、驱动及测试团队紧密配合,完成板级信号完整性调试和系统联调,解决了多通道高速SerDes的链路适配问题。
•重构了部分历史代码,消除冗余状态机,统一跨时钟域处理规范,使代码复用度明显提升,降低了后续维护成本。
新华三技术有限公司 - 路由器与交换产品线数字化解决方案领导者高新技术企业
2020.01-至今
高级通信FPGA开发工程师5G承载网FPGA架构设计技术管理
北京
•主导5G承载网设备中FPGA核心子系统的架构设计与迭代,带领4人小组完成多版本并行处理引擎的升级。
•引入基于AXI4-Stream的互联架构,优化了包处理流水线,将单板吞吐量提升至800Gbps,并降低了传输抖动。
•主持技术方案评审,攻克了1588v2高精度时间同步、FlexE灵活切片等复杂时序与算法实现难题。
•制定团队编码规范与设计评审流程,定期开展技术分享,指导和培养初、中级工程师,整体提升了团队的时序收敛能力。
高速光传输OTN成帧FPGA子系统开发 - FPGA开发工程师
2016.01-2018.12
•参与OTN成帧芯片FPGA原型开发,负责ODUflex映射与复用模块的算法实现,确保帧结构严格符合ITU-T G.709标准。
•采用多级流水线结合双口RAM缓存的设计,将4路10GbE业务高效映射到ODU4容器,处理时延控制在微秒级。
•完成模块的UVM仿真环境搭建和回归测试,并上板完成眼图测试与长期稳定性拷机,模块最终通过运营商集采测试。
•该子系统成功应用于干线光传输设备,支撑了单波400G的商用部署,获得公司年度技术突破奖。
相控阵雷达信号处理FPGA实现 - 高级FPGA开发工程师
2020.03-至今
•主导雷达数字波束形成FPGA模块的架构设计,独立完成多通道DDC、波束加权及脉冲压缩的RTL实现。
•设计了一种基于二维脉动阵列的并行流水结构,实现了对128阵元回波数据的实时处理,峰值运算能力达2TOPS。
•深度参与硬件在环测试,与射频团队联合调试,解决了多通道间幅度/相位一致性偏差问题,使波束指向精度满足设计指标。
•该模块已交付用于某型低空探测雷达,在复杂杂波环境下仍能稳定跟踪目标,显著提升了探测距离与分辨力。
热衷将通信算法转化为高效稳定的数字电路,享受从仿真到上板调试的闭环过程;保持严谨的时序收敛追求和模块化设计思维,对代码整洁性有自然要求;善于将基带算法、纠错码等映射到硬件,并快速定位跨时钟域与瓶颈路径;乐于在技术难题中驱动团队协作,主动跟进通信协议演进,期望在FPGA领域持续深耕复杂系统集成。
技术写作与开源验证实践:
在个人技术博客系统梳理FPGA时钟域交叉与异步FIFO设计要点,配以仿真波形与代码示例,多篇文章被电子工程专辑转载,累计阅读量8万+。
参与开源SDR项目gr-ettus的本地化验证,为FPGA端数字下变频模块编写SystemVerilog断言和随机化测试序列,帮助发现3个边界条件bug并提交修复补丁。