AMAZING RESUME · MORNING LIGHT
牛敬业
数字集成电路设计工程师
188****1234niu****@***.com北京30男数字集成电路设计工程师在职北京25k-35k •参加全国大学生电子设计竞赛，设计基于RISC-V指令集的五级流水线CPU，在Xilinx FPGA上完成逻辑综合与硬件调试，实现基础运算与中断处理，获省级一等奖。
•担任微电子创新实验室学生负责人，策划面向低年级的“数字IC设计入门”系列工作坊，指导组员完成UART、SPI等常用数字接口的RTL设计与仿真验证，并协调团队开发竞赛用SoC验证平台。
北京华芯科技有限公司 - 芯片设计部集成电路设计优秀企业
2015.07-2018.12
数字集成电路设计工程师数字前端设计RTL设计综合优化
北京
•负责SoC芯片中数字模块的微架构设计与RTL编码，覆盖总线接口、数据通路和简单协处理器等关键模块，严格遵循设计规范。
•运用SystemVerilog进行代码编写，并搭建模块级验证环境，通过定向和随机测试完成功能覆盖率收敛，确保逻辑正确性。
•协同后端团队进行逻辑综合与静态时序分析，通过优化关键路径的时序裕量，成功满足芯片目标频率，并协助修复了多起setup/hold违例。
•承担项目需求评估与方案制定，与算法、模拟和软件团队保持紧密沟通，确保数字实现与系统需求高度匹配，推动设计冻结。
北京锐思半导体有限公司 - 数字IC研发部车规芯片设计先锋
2019.01-至今
高级数字集成电路设计工程师架构设计低功耗设计项目管理
北京
•主导了一款面向自动驾驶领域的AI视觉处理芯片的数字电路设计，定义芯片顶层架构并划分硬核模块，实现高效数据流与低延迟处理。
•引入基于断言的验证方法学，结合形式验证工具，将模块级验证的bug逃逸率降低了40%，显著提升了设计交付质量。
•负责团队能力建设，组织技术分享和代码审查，推动制定RTL设计规范与可重用IP封装标准，新员工上手周期缩短了50%。
•与多家第三方IP供应商合作，评估并集成DDR、PCIe等高速接口IP，完成定制化控制和数据通路设计，并主导IP级别的集成验证。
•该项目为面向新能源汽车电池管理系统的控制芯片，对可靠性和功耗有严苛要求。
•参与芯片架构讨论，负责数字部分中电源管理单元的设计，采用多电压域和动态电压频率调节技术，实现待机功耗降低60%。
•完成SPI、I2C等外设接口模块的RTL设计与仿真验证，确保与模拟模块的准确交互，并编写了详细的寄存器描述文档。
•支持芯片的FPGA原型验证，协助软件团队调试底层驱动，最终芯片一次流片成功，通过AEC-Q100车规认证，已量产应用于多款车型。
5G通信射频前端芯片的数字控制模块设计 - 高级数字设计师
2019.05-2020.12
•该项目为5G毫米波射频前端芯片，负责数字控制通道的设计，实现与基带的高速指令交互。
•设计并实现了高速串行接口控制逻辑，支持MIPI RFFE协议，命令响应延迟低于10ns，确保实时功率调整。
•设计了内置温度传感器校准算法的数字电路，通过查找表与插值逻辑，提升功率放大器线性度，降低失真。
•搭建UVM验证平台，完成控制模块的随机化验证，针对协议异常场景注入故障，确保鲁棒性，芯片最终成功集成于基站设备，性能指标领先。
对芯片设计始终抱有热情，把每一版网表都当作精密的数字艺术品，容不得半点冗余或冒险。在模块级到系统级的设计中，我坚持用清晰的状态机与建设性时序约束，将复杂变为可控。能够熟练运用SystemVerilog进行RTL开发，并搭配UVM框架完成验证闭环，对跨时钟域、低功耗设计有较深心得。此外，我喜欢追踪先进工艺下的设计挑战，乐于与后端、验证同事紧密联调，让设计不仅功能正确，更具备量产基因。
高速数字接口IP研发:
钻研JESD204B高速数据转换接口标准，深入理解链路建立、确定性延迟及多通道同步机制，在科研项目中完成8路串行数据接收控制器的RTL设计，并在Vivado环境下实现全链路仿真，数据速率达到12.5Gbps/通道。
