AMAZING RESUME
牛敬业
高速信号完整性工程师
188****4843niu****@***.com北京32男高速信号完整性工程师在职北京25k-35k •系统学习高速数字电路设计、信号完整性分析、电磁兼容等核心课程，综合排名前10%，连续两年获校级学业奖学金
•担任电子设计竞赛队长，主导设计10Gbps高速背板信号链路，完成仿真-测试全流程，实现眼图张开度提升20%，方案获省级一等奖
爱立信（中国）通信有限公司 - 网络基础设施研发部全球500强通信设备巨头
2015.07-2019.12
高速信号完整性工程师SI仿真分析高速PCB设计EMC协同设计
北京
•针对数据中心核心交换机项目，主导高速背板信号完整性仿真，运用Cadence Sigrity与HFSS工具对差分对走线、过孔及连接器进行三维建模，提出45项优化建议，使信号传输误码率降至10^-15量级，项目提前两个月交付。
•与射频、电源及Layout团队深度协作，在5G基站AAU项目中，通过SI/PI/EMI联合仿真，定位并解决电源分配网络谐振问题，电源纹波降低40%，产品一次通过EMC认证。
•编写《高速PCB设计SI指南》并组织6期内部培训，覆盖信号完整性基础、仿真流程与常见问题，新员工独立完成仿真任务的平均周期缩短50%。
华为技术有限公司 - 无线网络产品事业部世界500强ICT领先企业
2020.01-2023.06
高级高速信号完整性工程师技术团队领导SI/PI协同设计标准制定
北京
•作为技术负责人带领5人小组，完成新一代5G核心网服务器全线信号完整性设计，覆盖200+条25Gbps高速链路仿真与验证，所有通道眼图模板裕量超过15%，产品一次性通过运营商入网测试。
•主动引入3D电磁仿真平台CST，优化多芯片模组（MCM）的电源分配网络，结合去耦电容布局优化，使PDN阻抗降低60%，系统电源噪声幅度下降至设计目标的1/2。
•作为核心作者参与IEEE P370高速数字互连测试标准制定，发表两篇技术白皮书，提出的“基于时域参数提取的互连带宽评估方法”被列入标准附录，行业引用超过700次。
数据中心交换机100G信号完整性优化项目 - 技术负责人
2017.05-2018.12
•项目背景：为满足超大规模数据中心高速互联需求，对新一代100Gbps交换机进行信号完整性优化。
•项目内容：运用HyperLynx与ADS软件对PCB进行全链路仿真，重点分析串扰、反射和码间干扰，提出42项设计改进，包括优化差分对布线间距、增加端接方案及调整叠层结构。
•项目成果：优化后信号眼图张开度提升45%，链路误码率满足IEEE 802.3 100G标准，项目整体成本降低12%，方案被推广至同类产品线。
高性能服务器DDR5信号完整性验证项目 - 核心成员
2021.03-2022.08
•项目背景：新一代服务器平台引入DDR5内存，数据速率提升至4800Mbps，对信号完整性提出极高要求。
•项目内容：搭建SI/PI联合仿真平台，使用Cadence Sigrity与Ansys SIwave对DDR5地址、命令及数据通道进行仿真，对比不同拓扑与ODT方案，筛选出最优设计。
•项目成果：成功将DDR5内存读写错误率控制在10^-9以下，系统内存带宽提升30%，支撑服务器整机性能提升25%，产品顺利导入量产。
对高速信号完整性有近乎偏执的追求，乐于在波形与眼图中寻找最优解，持续打磨仿真与测试闭环的精确性。习惯以严谨的逻辑和工程直觉分析问题，信源拆解与根因定位能力突出，能快速收敛信号质量瓶颈。熟悉主流仿真环境与行业规范，具备较好的跨团队协同意识，希望在信号完整性领域持续深耕，为产品稳健性提供可靠支撑。
仿真工具(HFSS/Sigrity/CST)团队技术领导力
高速信号完整性实践与社区分享:
在技术社区与内部平台发表高速互连设计、仿真与测试案例分析文章12篇，累计阅读量超5万，获公司年度技术传播奖
发起“SI实战工作坊”，每季度组织跨部门联合仿真与调试，沉淀3项设计规范，推动团队一次流片成功率提升15%
