对高速信号质量与系统稳定性有近乎偏执的追求，享受从仿真建模到实测验证的闭环，愿意为每一次眼图裕量、每一处阻抗不连续反复推敲。习惯用严谨的工程思维和可靠的测试数据说话，面对复杂链路调试能沉下心深挖根因。熟练驾驭 DDR、PCIe 等高速接口的完整性设计，熟悉 JEDEC 等规范，善于将技术经验转化为可复用的设计准则，并在团队协作中承担起技术攻坚与经验传递的角色，期待在存储硬件领域持续做深、做透。