对高速信号完整性有一种近乎偏执的迷恋，坚信每一个眼图的清晰度、每一段阻抗的连续性都值得反复雕琢。我习惯从物理层本质理解信号行为，对链路抖动、串扰和反射保持高度敏感，并以此驱动设计优化。多年深耕让我能熟练运用主流仿真平台，对PCIe、USB、SerDes等高速接口的端到端SI设计拥有扎实判断力；同时享受跨硬件、布局、测试团队的紧密协作，用简洁的技术语言和结构化的测试反馈推动问题闭合。乐于追踪AI辅助SI与Chiplet封装协同设计等前沿趋势，持续将新方法融入实践，期待在更复杂的硬件挑战中打磨更精准的信号完整性方案。