个人简历

常怀探索之心，以实干沉淀自身价值

教育经历

北京邮电大学 - 本科211工程双一流

2010.09-2014.06

电子科学与技术

•深入研读《微波工程》《高速数字系统设计》《信号完整性仿真与建模》等课程，在“SerDes 链路仿真与均衡”毕业课题中，使用 ADS 搭建通道模型，完成眼图、串扰与误码率分析。

•作为全国大学生电子设计竞赛主力成员，承担“DDR4 高速并行接口信号完整性优化”课题，用 HyperLynx 提取互连参数并制定约束规则，作品获省级一等奖。

工作经历

浪潮电子信息产业股份有限公司 - 云数据中心产品部服务器龙头企业卓越研发中心

2017.07-2022.06

数据中心信号完整性工程师高速链路仿真信号一致性验证测试规范制定

北京

•• 主导数据中心交换机与服务器间高速背板信号完整性设计，运用Ansys HFSS对连接器全波建模，结合Simbeor进行通道分析，优化过孔残桩与回流路径，使56Gbps PAM4信号的眼图高度提升至150mV以上，通道回波损耗优于-15dB。

•• 与结构及硬件团队协同，在新型液冷服务器项目中，针对PCIe 5.0 x16链路进行端到端仿真，识别出板边连接器阻抗突变问题，提出调整参考平面与加装去耦电容方案，将链路误码率从1e-10改善至1e-15以下。

•• 搭建信号完整性自动化测试平台，编写Python脚本控制VNA与实时示波器，实现S参数、眼图、串扰的批量采集与分析，为至少5款数据中心产品出具认证级测试报告，使测试效率提升40%。

新华三技术有限公司 - 服务器与存储产品线数字化解决方案领导者计算创新企业

2014.07-2017.06

信号完整性工程师板级信号完整性电源完整性仿真行业标准跟踪

北京

•• 负责新一代四路服务器主板信号完整性设计，针对DDR4 3200MT/s信号，采用Fly-by拓扑与ODT动态校准策略，通过Cadence Sigrity进行时域反射分析，解决地址总线反射问题，将写入时序裕量从0.15UI提升至0.25UI。

•• 搭建电源完整性仿真流程，使用Ansys SIwave对核心电压平面的直流压降与交流阻抗进行分析，通过优化去耦电容种类与布局，将VDD_CPU平面谐振峰抑制在10MHz以下，电源噪声降低25%。

•• 跟踪OCP、JEDEC等组织发布的最新标准，翻译并内部宣讲《DDR5 SDRAM规范》关键技术点，推动将DDR5 DFE均衡技术预研引入下一代产品，为产品技术领先性提供支撑。

项目经历

国家级金融数据中心100G互联项目 - 信号完整性设计负责人

2019.01-2020.12

浪潮电子信息产业股份有限公司

•• 项目背景：某国有银行新一代数据中心，要求核心交换机与服务器之间实现100Gbps全互联，信号完整性需满足IEEE 802.3bj标准，通道损耗预算极其紧张。

•• 我的职责：主导整个互联链路的信号完整性设计与仿真，利用Keysight ADS搭建背板-线缆-连接器联合仿真模型，分析不同板材（Megtron 6 vs. 普通FR4）对插损的影响，并选定最优板材。

•• 成果：通过优化连接器pin分配与预加重参数，使所有通道眼图高宽均满足模板要求，误码率低于1e-13，项目信号完整性验证一次性通过，保障了数据中心在双11业务高峰前顺利上线。

高性能刀片服务器主板信号完整性优化 - 信号完整性工程师

2015.03-2016.08

新华三技术有限公司

•• 项目背景：公司新一代刀片服务器采用Intel最新至强平台，DDR5内存频率提升至5600MT/s，对信号时序与电源完整性提出苛刻要求。

•• 我的职责：负责主板DDR5信号完整性设计，进行SI/PI协同仿真。针对DIMM插槽间长走线，采用T型拓扑与双端接方案，并利用Cadence Sigrity的PowerSI进行同步开关噪声分析。

•• 成果：通过仿真迭代找到最优端接电阻阻值与电容布局，DDR5写时序裕量提升18%，主板一次上电测试通过率达92%，大幅缩短了样机调试周期。

技能专长

高速链路全波仿真（Ansys HFSS）

DDR/DDR5信号完整性设计

SI/PI协同分析（Cadence Sigrity）

荣誉奖项

浪潮信息年度技术创新杰出工程师

语言能力

英语

其他信息

专利与标准:

拥有《一种基于差分过孔反焊盘优化的高速背板信号完整性设计方法》发明专利，通过仿真对比不同反焊盘形状与背钻深度，将 28GHz 频段插入损耗改善 3dB 以上。

参与起草《数据中心高速链路信号完整性验收准则》企业标准，负责制定抖动分解流程与通道串扰预算测量方法，推动板级仿真与实测对标流程落地。

1 / 1

AMAZING RESUME

牛敬业

188****3316

niu****@***.com

北京

男

数据中心信号完整性工程师

在职

北京

25k-35k

个人总结

对高速信号完整性有近乎偏执的追求，享受从仿真波形到实测眼图的闭环验证，乐于在皮秒级抖动与毫伏噪声中溯源寻优。十年深耕数据中心硬件，习惯用版图走线、叠层与过孔反推物理本质，对DDR、SerDes等链路的时序与频域特性保持高度敏感。能熟练驱动主流电磁仿真平台完成预布局评估与后仿真签核，并在标准框架下为产品竞争力做工程取舍。日常注重将分析经验沉淀为可复用的测试规范，带动团队把设计的一次成功率抬升一个台阶。