对信号完整性的探索从不满足于仿真曲线，更享受在实验室用探头捕捉真实波形、与理论相互印证的乐趣。八年来，我养成对微伏级噪声和皮秒级时序裕量极度敏感的职业习惯，熟练运用场路联合仿真分析高速链路，对SERDES、DDR等接口物理层特性有深入理解，善于从设计源头规避信号劣化风险。同时，我习惯主动联动芯片、硬件和测试团队，以数据驱动问题闭环，致力于将可靠的高速设计从实验室稳定推向量产。