牛敬业
188****3571niu****@***.com北京35男芯片设计项目经理在职北京30k-50k •修读数字集成电路设计、模拟集成电路与SoC设计方法学等核心课程，多项课程项目训练了从RTL编码到综合布线的工程能力。
•参加全国大学生FPGA创新设计竞赛，基于Verilog实现了高速SPI通信接口，完成功能验证与板级调试，获得全国二等奖。
联发科软件（北京）有限公司 - 芯片研发部全球领先IC设计公司无线通信与多媒体芯片
2017.01-2022.06
芯片设计项目经理端到端项目交付跨部门资源协调芯片研发管理
北京
•统筹 SoC 芯片研发全生命周期，编制多层网络计划，设置关键交付节点，推动三次成功流片均满足窗口期。
•组建并带领 30 人混合职能团队，推行每日站会与迭代复盘，使跨组耦合效率提升 25%。
•作为客户接口人，定期组织需求对齐会，将市场反馈转化为技术变更清单，客户净推荐值连续两年保持 85 分以上。
•精细化成本治理，通过复用 IP 核与调整验证策略，在保证 AEC-Q100 认证质量前提下，单项目 BOM 成本降低 18%。
哲库科技（北京）有限公司 - 芯片设计部自研芯片领军企业先进制程设计
2011.07-2016.12
芯片设计工程师前端逻辑设计时序收敛与优化可测性设计协同
北京
•承担数字前端设计，完成多款 ISP 图像处理模块的 RTL 编码与 lint 检查，复用率超 70%。
•主导关键路径时序优化，通过流水线重排与逻辑级数压缩，使模块运行频率提升 15%。
•参与 DFT 方案设计，协助量产测试团队开发测试向量，将故障覆盖率从 92% 提升至 98%。
•与版图团队协同规划布局，提前评估 IR-drop 风险，保障物理设计一次通过 Sign-off。
•主导车载智能座舱 SoC 项目，带领团队完成多核异构架构定义，规划 AI 加速、音视频处理等功能域。
•制定滚轮式迭代计划，协同 25 人团队（算法、设计、验证、软件），按里程碑推进，提前 6 周进入 MPW 阶段。
•深度对接主机厂客户，将座舱交互需求转化为 12 项关键技术指标，最终芯片实测性能超竞品 10%，已定点两家车厂。
超低功耗物联网 MCU 设计项目 - 芯片设计工程师
2014.01-2016.12
•参与超低功耗物联网 MCU 设计，负责电源管理单元的 RTL 实现，采用门控时钟与多电压域策略。
•进行 RTL 综合与毛刺分析，优化关键路径，使芯片动态功耗降低 30%。
•协助验证工程师搭建 UVM 环境，通过覆盖率驱动发现 3 个深藏状态机错误，保障二次流片成功。
对芯片从定义到量产的全链路始终抱有攻坚热情，习惯以系统性思维平衡进度、质量与成本。秉持严谨务实的工作作风，善于在资源与时间约束下凝聚跨团队共识，推动项目平稳落地。兼具技术敏感度与客户导向意识，每一次流片成功都让我更坚定在这个领域深耕。
数字IC验证与调试:
精通SystemVerilog与UVM方法学，曾独立开发从模块级到芯片级的验证平台，擅长通过功能覆盖率驱动随机测试并快速定位缺陷。
