对通信芯片设计抱有持续的热情，把每一次时序收敛和功耗优化都当作手艺打磨，坚持用严谨的工程习惯逼近设计极限。具备扎实的通信协议与数字信号处理基础，习惯从系统指标出发拆解模块架构，并关注链路级联后的性能裕量。善于借助主流EDA工具链迭代方案，也愿意在团队协作中主动对齐约束、交换设计意图，推动技术决策更快落地。期待在高速率、低功耗的芯片方向持续深耕，参与有挑战性的量产项目。