对数字逻辑设计抱有持久热情，乐于在时序收敛与资源优化的平衡中打磨每一行代码，相信良好的硬件描述习惯比功能实现更重要。具备扎实的数字电路功底，能熟练驾驭主流FPGA开发环境与工具链，习惯从架构层面拆解需求并快速迭代验证。在团队中偏好以身作则的技术沟通，既能独立攻坚复杂模块，也擅长将设计经验沉淀为可复用的约束规范或开发指引，帮助伙伴少走弯路。