牛敬业

对硬件逻辑设计充满热忱，习惯用时序分析仪验证每个模块的稳定性，痴迷于将算法转化为高效并行架构。性格沉稳细致，擅长在复杂系统中定位时序违例与资源瓶颈，同时注重代码可维护性。熟悉Xilinx/Altera全栈工具链，具备从RTL编码到板级调试的完整开发经验。持有FPGA设计工程师认证（Xilinx），曾主导开源项目《高速接口协议栈》被社区采纳，期待在通信设备或半导体领域深耕技术。