AMAZING RESUME
牛敬业
FPGA系统开发工程师
188****5616niu****@***.com北京30男FPGA系统开发工程师在职北京25k-35k •参加全国大学生集成电路创新创业大赛，负责FPGA部分的数据流控制，设计并验证了高速串行接口逻辑，获省级二等奖，通过全流程开发提升了工程规范意识。
•进入校园电子创新基地，参与便携式逻辑分析仪项目，承担触发与存储模块的RTL设计，与团队协作完成系统联调，锻炼了复杂系统调试与跨板级验证能力。
北京芯联科技股份有限公司 - 研发部高新技术企业通信与网络
2017.07-2020.12
FPGA系统开发工程师数字逻辑开发高速接口设计通信协议实现
北京
•负责5G基站基带处理单元的FPGA开发，主导了从系统方案设计到板级验证的完整流程。
•运用SystemVerilog实现高速串行收发器接口逻辑，支持10Gbps线速率，确保了数据传输的稳定与低延迟。
•与硬件和射频团队紧密协作，解决了多时钟域下的信号完整性问题，保障了系统联调一次通过。
•参与代码评审与设计规范制定，推动团队采用断言验证方法，提升了代码质量与可维护性。
北京智行未来科技有限公司 - 技术研发中心创新型企业自动驾驶
2021.01-2023.06
资深FPGA系统开发工程师系统架构设计硬件加速引擎研发团队管理
北京
•主导了自动驾驶域控制器的FPGA系统架构设计，确立了低延迟、高可靠的处理流水线方案。
•带领团队完成激光雷达点云处理算法的硬件加速，通过流水线与并行优化，将关键路径延迟降低了40%。
•负责与主机厂技术对接，准确把握客户需求，提供的FPGA方案赋能了多款量产车型的智能驾驶功能。
•定期组织内部技术分享与培训，构建了FPGA开发知识库，有效提升了团队整体攻关能力。
电力系统智能保护终端FPGA开发 - 核心开发人员
2018.03-2019.06
•该项目为电力系统的智能保护测控装置，利用FPGA实现高速采样与保护算法实时判决。
•作为核心开发人员，负责FPGA整体逻辑设计，完成了多通道同步采样控制，采样精度达到16位，采样率每通道1MSPS。
•设计了乒乓缓存与中断响应机制，确保故障数据零丢失，装置连续运行可靠性通过严苛测试。
•产品已部署于多个变电站，有效提升了故障响应速度，降低了误动作风险。
•参与自动驾驶多传感器融合平台的FPGA开发，负责毫米波雷达与摄像头数据预处理加速。
•设计并实现了流水线化的图像去畸变和缩放模块，利用FPGA并行处理优势，单帧处理时间缩短至1.2ms。
•优化了雷达点云聚类的硬件实现，通过定制数据通路降低了处理延迟，整体融合周期满足实时性要求。
•该平台已应用于多款L4级自动驾驶测试车辆，表现出稳定的高性能表现。
热爱将算法转化为硬件实现的成就感，对代码质量有洁癖，习惯在时序与面积间反复推敲。具备快速定位疑难问题的韧性，团队协作中重视清晰的技术沟通。精通Verilog/VHDL及主流EDA工具链，有完整系统集成经验，期待在FPGA开发岗位持续交付可靠高效的设计。
SystemVerilog/Verilog HDL
硬件开发与调试工具:
熟练使用Vivado和Quartus Prime完成从RTL设计、约束管理到位流生成的完整流程，借助Tcl脚本实现工程参数化管理和自动化构建，显著提升迭代效率。
精通ModelSim与QuestaSim仿真环境，能搭建模块级和系统级验证平台，利用代码覆盖率分析和波形比对快速收敛跨时钟域与复位异常等关键问题。
掌握SignalTap II和ILA等片上调试工具，结合外部示波器与逻辑分析仪进行板级信号测试，具备从时序违规到布局布线优化的全套解决能力。
