AMAZING RESUME
188****6989niu****@***.com北京30男FPGA功耗优化工程师在职北京25k-35k •系统学习低功耗数字设计、VLSI电路等课程，完成基于UPF的功耗优化课程项目，设计动态电压频率调节模块，功耗降低27%。
•带队参加“华为杯”中国研究生创“芯”大赛，设计自适应时钟门控FPGA加速器，获全国二等奖。
•在实验室参与国家重点研发计划，负责FPGA原型验证与功耗分析，使用SpyGlass Power进行RTL级功耗估计，协助优化互连资源功耗。
北京芯驰半导体技术有限公司 - 架构与功耗部国家高新技术企业智能计算芯片新锐
2017.07-2020.12
FPGA功耗优化工程师数字前端设计低功耗架构功耗仿真芯片验证
北京
•- 负责公司新一代FPGA芯片产品线的功耗竞争力构建，针对数据中心、自动驾驶等场景制定差异化功耗策略。通过逻辑级重组与向量化处理，使某款中高端芯片在典型负载下动态功耗降低17%，静态功耗降低12%。
•- 深度介入芯片前端设计，与微架构师及后端物理设计团队协同，在综合与布局布线阶段提出时钟门控细化、操作数隔离等优化建议，累计完成6款芯片功耗签核，全部通过客户实测验收。
•- 搭建公司级功耗回归仿真平台，集成PowerArtist与自研分析插件，实现从RTL到网表的自动化功耗追踪。开发了基于机器学习的功耗异常检测脚本，将单颗芯片的全场景功耗分析周期从3天压缩至6小时，并推广至所有项目组。
北京星微集成电路有限公司 - 系统研发中心集成电路设计百强国家级专精特新企业
2021.01-至今
资深FPGA功耗优化工程师技术管理功耗架构设计量产攻坚流程标准化
北京
•- 带领功耗攻坚小组，负责公司核心通信FPGA产品的功耗冲刺，项目涉及大规模波束成形芯片。通过算法剪枝与数据通路重构，结合多电压域策略，使系统整体功耗下降22%，支撑产品成功打入头部设备商，年出货量突破百万片。
•- 建立公司功耗优化案例库与设计checklist，沉淀了30+实战案例，组织内部技术沙龙12次，手把手带教出3名功耗优化骨干，成为部门方法论输出者。
•- 主导制定《FPGA低功耗设计规范V2.0》，覆盖RTL编码、时钟方案、存储器选型等环节。在新项目中强制推行后，早期功耗预估与最终实测偏差平均缩至8%以内，大幅减少后期ECO次数。
•**项目名称**：自动驾驶域控制器FPGA功耗优化
•- **项目背景**：高级别自动驾驶对域控制器的算力和功耗提出严苛挑战，原FPGA方案在满负荷运行时热设计裕量不足，需大幅降低功耗以保证车规级可靠性。
•- **项目任务**：作为核心成员，负责感知融合模块的FPGA逻辑优化。通过分析卷积加速器流水线，消除冗余中间寄存器，并采用动态精度调整策略，在不影响推理精度的前提下降低计算密度。
•- **项目成果**：感知模块功耗降低21%，整板散热成本下降30%，通过AEC-Q100认证。方案被多家Tier1采用，累计装车超15万辆，带来直接营收逾1.2亿元。
工业机器视觉FPGA加速卡功耗优化 - 项目负责人
2021.03-2021.12
•**项目名称**：工业机器视觉FPGA加速卡功耗优化
•- **项目背景**：针对3C电子产线的高节拍缺陷检测，客户要求加速卡在无风扇密闭环境持续工作，需将功耗控制在15W以内，同时匹配高帧率处理需求。
•- **项目任务**：主持板级功耗优化，重新设计ISP流水线在FPGA上的映射，将关键算法模块从LUT实现改为DSP48硬核实现，并引入自适应占空比时钟管理，根据检测任务忙闲状态动态降频。
•- **项目成果**：板卡典型功耗降至13.5W，整机故障率下降60%，产品成功打入富士康、立讯精密等供应链，量产首年销售额突破4500万元，成为公司视觉产品线主力型号。
对低功耗设计有近乎偏执的追求，喜欢在时钟门控、电源域划分与逻辑精简中寻找最优解，将每一毫瓦的节省视为工程成就。具备严谨的系统观与闭环验证习惯，习惯从架构层面预判功耗风险并量化评估。熟练掌握功耗分析流程与主流仿真工具，能快速搭建功耗评估环境并定位热点。乐于沉淀技术基准，推动团队形成可复用的功耗优化规范，希望持续在 FPGA 低功耗领域做出极致能效的硬件产品。
EDA功耗工具链（PowerArtist/PrimePower） 专业认证:
持有Xilinx FPGA高级设计认证（低功耗优化方向），完成Synopsys低功耗IC设计方法学专项培训并获得认证。
