AMAZING RESUME · SOFT RADIUS
牛敬业
FPGA逻辑开发工程师
188****7623niu****@***.com北京30男FPGA逻辑开发工程师在职北京20k - 30k •代表学校参加全国大学生FPGA创新设计邀请赛,以“基于Zynq的高速多光谱图像采集与实时拼接系统”作品获国家级一等奖,完整负责从RTL设计到板级调试的全流程,大幅提升了复杂接口时序与跨时钟域处理能力。
•选修《可编程逻辑器件与硬件描述语言》等课程,独立完成基于FPGA的千兆以太网MAC控制器设计,并实现与上位机的UDP通信,对协议包解析、CRC校验及流水线收发逻辑有了深刻把握。
•加入智能车创新基地,承担FPGA核心感知模块的开发,利用流水线架构实现多路摄像头数据流的实时梯形校正与车道线检测,将单帧处理延迟从8.3ms压缩至1.2ms,助力团队获省级竞赛冠军。
北京华通通信技术有限公司 - 交换芯片产品线芯片设计
2017.07-2021.06
FPGA逻辑开发工程师原型验证高速接口通信芯片
北京
•主导新一代数据中心以太网交换芯片的FPGA原型验证,搭建了包处理流水线逻辑架构,通过重构调度器状态机将400G吞吐下的转发时延降低了18%。
•与硬件工程师联合完成多板互联调试,独立定位并收敛了7个跨时钟域亚稳态与拥塞控制时序瓶颈,保障芯片流片前的原型确认按期达成。
•维护验证平台代码库,沉淀《原型验证用例设计规范》等30余份技术文档,并带教3名应届生快速掌握SerDes调试方法。
北京智芯微电子科技有限公司 - 车载计算平台事业部汽车电子
2021.07-2023.06
FPGA逻辑开发工程师自动驾驶点云处理功能安全
北京
•负责智能驾驶域控平台的雷达点云预处理FPGA模块开发,独立完成多级流水线设计,实现128线激光雷达点云的运动补偿,处理延迟控制在10μs以内。
•构建自动化仿真环境,编写定向激励与随机化测试用例50余组,模块功能覆盖率收敛至98.6%,并完成与ASIL-B安全机制的协同验证。
•与嵌入式软件团队联合迭代传感器接口驱动,使系统端到端数据通路效率提升22%,该平台已搭载于某新能源车企的L2+量产车型。
高速网络交换芯片FPGA原型验证项目 - FPGA逻辑开发工程师
2018.01-2019.12
•项目背景:为验证新一代数据中心交换芯片的包处理与调度逻辑,需在FPGA原型平台上实现完整功能映射。
•项目内容:承担队列管理与组播复制模块的设计,采用交叉开关仲裁与Token桶流控算法,通过逻辑复用将BRAM资源消耗缩减25%,同时保证线速转发不丢包。
•项目成果:原型系统成功通过第三方实验室的RFC2544基准测试,为芯片成功流片提供了关键的功能与性能佐证。
雷达点云实时预处理FPGA模块开发 - FPGA逻辑开发工程师
2022.01-2022.12
•项目背景:智能驾驶方案需在FPGA端对高线束激光雷达点云进行实时去畸变与特征提取,以减轻算力单元的负载。
•项目内容:负责点云解包与运动补偿逻辑设计,融合IMU预积分进行位姿插值,将单帧点云处理时间从软件方案的2ms压缩至硬件加速后的8μs,满足实时性要求。
•项目成果:该模块集成于智驾域控制器,在冬季实车路测中实现了对动态目标的稳定跟踪,有效降低了感知层误检率。
我着迷于用逻辑门构筑高效的数字系统,享受从时序收敛到板级验证的每一步;习惯以精简、可读的代码风格实现复杂功能,对时序违规和资源瓶颈有近乎本能的警觉。调试时善于从波形异常回溯设计缺陷,能保持耐心逐层剥离问题。与硬件、软件同事协作时,会主动对齐接口协议与约束,共同推进系统稳定落地。对高速接口、实时数据处理等方向保持好奇,愿在深耕逻辑设计的同时持续拓展技术边界。
英语 · CET-6,能流畅阅读芯片手册与技术文档
知识产权:
参与发明《一种基于FPGA的多通道雷达脉冲压缩与MTI并行处理架构》专利,通过设计多相滤波核分时复用及流水线FFT引擎,将处理带宽提升一倍,目前已进入实审公布阶段。