•在FPGA数字逻辑设计课程中，完成了基于Xilinx Artix-7的实时音频信号处理模块验证，采用SystemVerilog编写激励生成器，通过Vivado Simulator定位并修复了3处亚稳态问题，确保时序收敛。
•作为硬件创新社团核心成员，策划并执行了校园级SoC设计挑战赛，指导8支队伍完成从RTL编码到功能仿真的全流程，团队作品获全国大学生集成电路创新创业大赛区域赛优秀奖。
•在集成电路研究所实习期间，开发了面向多核CPU的功耗动态仿真工具，集成Python脚本实现自动化测试用例注入，故障发现效率提升30%，经验收后应用于实验室标准验证流程。
北京某芯片设计有限公司 - 数字IC验证部国家高新技术企业
2015.07-2018.12
FPGA验证工程师工业验证架构UVM框架设计验证流程优化
北京
•• 主导工业控制芯片验证架构设计，采用UVM方法学构建可复用验证组件库，支撑3款产品验证需求。
•• 设计自动化回归测试框架，集成静态/动态检查工具链，使问题定位效率提升40%。
•• 推动验证流程标准化建设，制定覆盖率达到85%的准入标准，保障流片成功率。
•• 指导初级工程师掌握断言监控与随机约束技巧，建立团队验证知识库。
北京某半导体科技有限公司 - 智能计算验证中心集成电路设计企业
2019.01-2021.12
高级FPGA验证工程师SoC系统验证形式化方法团队管理
北京
•• 负责自动驾驶芯片验证团队管理，统筹5人小组完成复杂SoC系统验证任务。
•• 创新引入形式化验证技术，解决传统仿真难以覆盖的边界条件问题。
•• 建立跨部门验证评审机制，提前发现设计架构风险，避免2次重大返工。
•• 构建验证数据看板系统，实现测试进度与覆盖率的可视化追踪。
•• 负责PWM控制模块与通信接口的协议一致性验证，设计激励生成器覆盖8种工况场景。
•• 编写带断言的验证环境，捕获时序违规问题15处，提出时序收敛优化建议被设计团队采纳。
•• 采用分层验证策略，将测试用例执行效率提升35%，支持产品提前2个月进入量产阶段。
•• 主导异构多核系统验证方案，设计基于UVM的分布式验证平台，实现GPU/CPU协同验证。
•• 开发参数化测试场景库，覆盖ISO26262安全标准要求的异常注入场景。
•• 建立验证指标量化体系，推动代码覆盖率从78%提升至92%，获得客户审计认可。
行业知识输出:
在EETOP电子发烧友网连载《FPGA验证避坑指南》系列专栏，聚焦UVM环境搭建与调试技巧，累计12篇原创文章获平台月度精华推荐，单篇最高阅读量突破8000次。
维护个人技术仓库于Gitee平台，开源了USB 3.0控制器验证IP核及配套文档，项目Star数达150+，被多家硬件初创公司纳入新员工培训资料库。
