掌握流水线暂停、数据门控、多阈值电压分配等策略，在FPGA原型验证中通过精确时钟使能控制，将某通信IP核动态功耗降低约20%，并将方法标准化为模块级功耗约束模板。

参与设计功耗回归测试框架，结合SAIF文件与Vivado功耗报告，定位出视频处理管线中冗余翻转占比超过15%的模块，经过操作数隔离与重定时优化后，整体功耗下降12%，经验沉淀为《FPGA功耗优化要点》内部文档。