我是一名对数字逻辑构建充满热情的硬件工程师，享受将抽象代码转化为物理硅片的过程。工作中严谨细致，对时序违例和资源消耗有天然的敏感度，习惯在开发早期进行架构权衡。熟练掌握 Verilog HDL 及主流 EDA 工具，具备扎实的 RTL 编码风格与代码可维护性意识。加分项：具备跨层调试思维，能配合数字后端完成约束收敛，并持续关注低功耗设计趋势，致力于在有限的资源下挖掘系统性能极限。