AMAZING RESUME
牛敬业
188****1747niu****@***.com北京30男FPGA应用开发工程师在职北京25k-35k •主修数字逻辑设计、计算机组成原理及 Verilog HDL 语言核心课程，专业成绩排名年级前 10%，连续两年荣获校级优秀学生奖学金。
•组建校内“硬件逻辑设计研习社”，主导制定 FPGA 入门学习路径，带领团队斩获全国大学生智能车竞赛全国一等奖，并完成多项省级电赛课题。
•加入实验室高速通信课题组，负责视频编码前端 FPGA 逻辑实现与接口调试，相关技术方案申请国家发明专利一项，并产出技术报告。
中兴通讯股份有限公司 - 5G核心网产品线通信设备巨头
2016.07-2020.12
FPGA应用开发工程师硬件加速设计实时系统开发
北京
•主导5G核心网UPF用户面功能的FPGA加速模块开发，针对数据转发路径进行硬件优化，支持3.5Gbps吞吐需求。
•使用SystemVerilog完成10Gbps以太网MAC控制器设计，集成QoS调度逻辑，吞吐量提升35%，通过3GPP R15标准测试。
•协同硬件团队调试FPGA与高速SerDes芯片接口，支持电信级设备商交付，项目营收超6000万元。
•攻克多时钟域数据同步问题，通过异步FIFO优化，降低硅成本18%，满足运营商严苛环境要求。
阿里巴巴（中国）有限公司 - 平头哥半导体事业部互联网巨头
2021.01-2023.06
资深FPGA应用开发工程师边缘AI部署数据流优化
北京
•带领4人团队开发云原生AI推理加速卡，覆盖从架构设计到量产全流程，服务边缘计算场景。
•设计Transformer模型推理的FPGA流水架构，推理延迟降至CPU的1/40，支持动态模型切换。
•创新数据流调度算法，LUT利用率提升至92%，在车载芯片测试中通过-40℃至105℃温域验证。
•建立FPGA开发规范体系，指导新人完成关键模块开发，提升团队交付效率30%，沉淀企业级知识库。
•产品上线后年营收破亿，在边缘AI芯片市场占有率达20%，获工信部创新产品认证。
•项目背景：针对汽车零部件制造缺陷检测需求，开发实时视觉分析系统。
•- 设计图像预处理与缺陷识别的FPGA流水线，集成Sobel算子与模板匹配算法。
•- 实现1200x800分辨率视频的实时采集与处理，支持多种工业相机接口。
•- 优化缓存架构，将处理延迟压缩至40ms（行业平均80ms）。
•项目成果：在3条生产线部署，检测精度达98%，误检率低于0.5%，年节省人工成本200万元。
医疗影像高速传输FPGA模块 - FPGA开发工程师
2017.05-2018.12
•项目背景：为医院CT设备开发高速数据传输核心模块。
•- 设计16通道ADC数据接口，支持500MSPS采样率，实现低延迟传输。
•- 开发符合DICOM标准的FPGA传输协议栈，支持10Gbps以太网链路。
•- 完成EMC兼容测试，确保在强电磁干扰环境下稳定运行。
•项目成果：模块在300+医院部署，传输延迟<10ms，支持多设备并发传输，获医疗器械二类证。
痴迷于硬件逻辑的精妙构造，视FPGA为算法落地的画布，习惯用示波器丈量每一纳秒的价值。性格沉稳缜密，对时序约束有近乎洁癖的执着，日常坚持手写RTL代码验证边界条件。精通SystemVerilog与高速接口协议，擅长将AI算法高效映射到可重构架构，具备跨团队协作解决物理层难题的实战经验。加分亮点：深耕开源社区6年，主导开发FPGA时序约束模板库，显著提升行业开发效率；求职意向聚焦边缘计算硬件加速领域，愿以工匠精神雕琢每一行可综合代码。
中兴通讯优秀项目奖（2019年，核心网FPGA加速模块） 开源技术分享:
在 GitHub 开源通用 FPGA 基础 IP 核库（含 UART、SPI 及状态机模板），配套编写详细使用文档，累计获取 200+ Star，活跃回复社区开发者 Issue 咨询。
连载《硬件逻辑调试避坑手册》系列文章，聚焦仿真波形分析与时序约束技巧，单篇最高阅读量 5 万+，内容被多家硬件初创团队收录为新人培训素材。
