对硬件逻辑设计充满热情，习惯用Verilog实现可复用的模块化代码，追求时钟周期级别的性能优化。 擅长将算法思维转化为硬件架构，对低功耗设计与资源利用率平衡有深度实践。 长期关注工业控制与智能硬件领域，习惯通过波形调试与仿真验证确保设计鲁棒性。 持续关注FPGA在边缘计算场景的落地，期待参与高性能实时处理系统的开发。