对数字逻辑与芯片微架构抱有持续探索的热情，习惯从时钟周期和资源约束中寻找最优解；做事严谨，对代码规范、时序收敛与验证覆盖有天然的“洁癖”。善于将复杂协议拆解为可复用的模块，并在跨团队协作中保持技术方案的透明与可回溯。追求低功耗与面积效率的平衡，希望在数字前端设计岗位上持续交付高可靠性的RTL实现。