牛敬业
数字前端设计师
BUSINESS PROFILE
电话188****5534
邮箱niu****@***.com
城市北京
年龄30
性别男
求职状态在职
•深入学习了数字集成电路设计、SystemVerilog与UVM验证方法学等课程,并独立完成基于FPGA的图像卷积加速器模块,通过流水线切分与资源复用将吞吐量提升40%
•担任校电子科协技术顾问,发起“芯起点”技术沙龙系列活动,并作为队长带队参加“复微杯”全国大学生电子设计竞赛,获数字前端赛道全国三等奖
北京星辰半导体有限公司 - 芯片设计部高性能计算芯片设计
2016.07-2020.12
•参与某款5G基站芯片的基带处理模块设计,使用SystemVerilog完成RTL编码,通过断言和覆盖率驱动验证,功能覆盖率超过98%
•与后端团队紧密协作,优化关键路径时序,通过流水线重定时和逻辑复制,将模块最高频率提升15%,面积减少8%
•负责公司内部通用IP核(如UART、SPI控制器)的升级与维护,建立标准化设计文档,使新项目复用效率提升30%
•指导2名应届硕士生,从数字电路基础到RTL编码规范,帮助其在3个月内独立承担模块设计任务
北京天芯微电子有限公司 - 数字IC研发部低功耗物联网芯片专家
2021.01-至今
高级数字前端设计师芯片架构设计团队管理需求分析
北京
•主导一款面向物联网的超低功耗MCU芯片的数字前端设计,带领5人团队按时完成全部模块交付,项目进度提前两周
•引入基于Python的自动化脚本来生成RTL测试平台和寄存器模型,将模块级验证时间缩短40%
•直接与汽车电子客户沟通,将模糊的功能需求转化为清晰的设计规格,客户对需求响应速度评价为优秀
•代表公司参加“中国集成电路设计业年会”,发表《低功耗MCU的时钟与电源管理策略》演讲,提升公司技术影响力
•该项目为面向L4级自动驾驶的视觉感知芯片,我负责卷积神经网络加速模块的设计
•使用Verilog实现了可配置的卷积运算单元,支持Winograd算法,通过UVM验证平台确保功能正确,代码覆盖率达100%
•参与模块与SoC总线的集成,定位并解决了4个与AXI握手相关的死锁问题,保障芯片整体仿真通过
•该芯片成功流片,量产超过50万颗,应用于国内多个自动驾驶方案,为公司带来超过2亿元销售额
•项目目标是设计一款待机功耗低于100nA的物联网MCU,我承担数字前端顶层架构与部分关键模块编码
•采用多电压域与智能门控时钟技术,并实现动态频率调节,最终芯片功耗比预期降低35%
•利用DC ultra对设计进行深度优化,通过寄存器重定时和资源共享,使芯片面积缩小12%,关键路径余量提升20%
•该芯片已通过客户验收并进入量产,预计年出货量超过2000万颗,广泛应用于智能表计与传感器节点
对硅前端的每一行代码都抱有敬畏,乐于在微架构与时钟域之间打磨出干净、可综合的设计。多年深耕数字前端,从RTL编码到综合与形式验证形成闭环,习惯用严谨的验证意识倒逼设计质量。善于在跨团队协作中推动收敛,能带领小组聚焦性能与面积目标,保持对先进工艺和AI芯片等新方向的敏感,期望在硬核设计岗位上持续创造价值。
技术洞察与行业交流:
追踪先进工艺节点下的数字设计挑战,定期研读IEEE TCAD、DAC等会议论文,重点探索AI辅助EDA与敏捷设计方法
活跃于“IC技术交流圈”社群,多次参与RTL设计优化与跨时钟域处理的话题研讨,贡献独热码状态机与低抖动FIFO设计方案