•主导完成DFT扫描链插入与自动测试向量生成（ATPG）的课程设计，通过覆盖率分析验证了测试方案的有效性。
•在集创赛中负责测试方案制定与失效分析，协调软硬件团队完成芯片电特性测试，最终获得赛区一等奖。
北京兆易创新科技股份有限公司 - 存储与MCU芯片测试部半导体存储龙头技术创新驱动全球化布局
2016.07-2020.12
芯片测试验证工程师ATE测试开发缺陷分析测试策略优化
北京
•主导芯片测试策略的制定，针对不同工艺节点和功能模块（如混合信号、射频前端等），设计并迭代测试计划，整体测试覆盖率稳定在96%以上。
•从零搭建ATE测试硬件平台，与供应商及硬件团队协同校正仪表精度，建立自动化校准流程，使新机台投产调试周期缩短约35%。
•深度解析量产测试数据，运用统计过程控制（SPC）和异常检测算法，定位潜在设计薄弱点，输出结构化缺陷分析报告，推动设计团队完成3次重大版图修正，加速产品成熟。
•参与完善测试知识库，撰写《测试用例评审规范》与《晶圆级测试操作指南》，并担任内部讲师，累计培训新员工20余人次，有效提升团队规范化水平。
北京君正集成电路股份有限公司 - 汽车电子芯片测试部计算芯片领军自主创新车规级认证
2021.01-至今
高级芯片测试验证工程师测试架构设计自动化平台搭建良率提升
北京
•带领6人团队统筹公司旗舰车规级MCU芯片的完整测试验证工作，从CP到FT全流程管控，最终实现产品良率99.2%，成功通过AEC-Q100 Grade 1认证。
•引入基于Python的混合信号测试库，重构原有自动化测试脚本架构，同时集成大数据看板系统，实现测试数据实时监控与智能预警，减少人工复判工作量约40%。
•直接对接海外Tier1客户，深入理解其域控制器对芯片的功能安全要求，定制化开发118条故障注入测试用例，显著提升客户信任度，助力公司赢得首个欧洲车企定点项目。
•持续跟踪3D IC测试、小芯片互连测试等前沿标准，撰写《芯片可测试性设计（DFT）趋势白皮书》内部报告，为公司下一代产品测试架构选型提供关键参考。
•参与某款基于ARM Cortex-R5F内核的车载MCU芯片可靠性测试项目，负责功能安全验证模块。
•设计并实现650余条针对锁步核、ECC内存、时钟监测等安全机制的测试用例，采用硬件加速仿真器进行回归测试。
•搭建故障注入测试环境，模拟电源纹波、时钟毛刺等异常工况，每轮测试采集超过2000组关键寄存器状态数据，精准定位出3处潜伏性软错误逻辑。
•与设计团队反复迭代优化，最终产品功能安全完整性等级达到ASIL D要求，成功通过功能安全认证，该芯片目前已搭载于多家主机厂的底盘域控制器中。
•主导一款面向边缘计算的AI加速芯片的接口与系统验证项目。
•搭建高速SerDes接口测试平台，制定针对PCIe Gen5、LPDDR5的详尽眼图与抖动容限测试方案。
•设计多维度压力测试场景，包括大数据吞吐、跨时钟域异步传输及动态电压频率调节，利用误码率测试仪采集3.2Tbps以上的并行数据流。
•深入分析测试日志，发现DDR PHY端接阻抗匹配偏差导致写操作间歇性错误，与后端团队联合攻关，通过版图微调将接口误码率降至1e-15以下，使芯片AI推理能效比提升22%，顺利完成大客户交付。
英语技术文档与交流:
通过CET-6，可熟练解读芯片数据手册、IEEE测试标准，独立撰写英文测试报告，并在国际半导体技术会议中发表技术演讲，能与海外团队协同调试。
测试项目管理与工具:
熟练运用TestRail进行测试用例与缺陷管理，结合Jenkins自动化测试框架实现持续集成与回归测试，推动跨部门测试流程优化，确保芯片测试里程碑准时达成。
