牛敬业
FPGA后端开发工程师
BUSINESS PROFILE
电话188****4487
邮箱niu****@***.com
城市北京
年龄30
性别男
求职状态在职
•作为核心成员参与全国大学生集成电路创新创业大赛,负责低功耗RTL设计与约束验证,团队获华北赛区二等奖,提升了UVM验证与跨时钟域处理能力。
北京雁栖通信技术有限公司 - 研发部通信技术专精特新企业
2015.07-2018.12
FPGA后端开发工程师物理实现时钟树综合多电压域设计
北京
•承担4G/5G小基站基带芯片的后端实现,主导顶层布局规划与时钟树综合,确保多时钟域下的时序收敛。
•在射频拉远单元项目中,通过优化电源网络和去耦电容布局,将IR Drop降低18%,使芯片功耗下降12%,顺利通过高低温测试。
•与前端团队共同制定接口时序协议,利用静态时序分析工具快速定位跨时钟域问题,将设计迭代周期缩短20%。
•撰写了《芯片级物理设计Checklist》和《时序收敛实战手册》,成为新员工入职必读材料。
北京思源微电子科技有限公司 - 芯片设计部微电子设计技术领先企业
2019.01-2021.12
资深FPGA后端开发工程师先进工艺后端团队技术指导功耗性能优化
北京
•主导一款面向自动驾驶域控制器的FPGA后端开发,带领4人团队完成从RTL到GDSII的全流程物理实现。
•在AI推理加速项目中,创新性地采用分组时钟门控与动态电压频率调整策略,将芯片峰值算力提升25%,同时能效比改善30%。
•建立并推广了公司后端设计规范,包括Floorplan评审流程和时序签核标准,培训了6名初级工程师,团队签核返工率下降40%。
•直接面对Tier1客户,针对其定制化需求提供后端方案咨询,成功将两款芯片带入量产,获得客户技术贡献奖。
智能电网终端FPGA芯片后端实现 - 后端开发工程师
2020.03-2021.06
•项目为电网专用FPGA芯片,负责顶层布局与全局时钟网络设计。
•针对复杂的电气环境,强化IO隔离与ESD保护布局,并优化电源地回路,使抗干扰能力提升一个等级。
•通过全芯片时序驱动布局与寄生参数提取,将关键路径时序违例减少90%,确保芯片在-40℃~125℃下稳定运行。
•产品已导入多个电力终端厂商,累计出货超过200万颗,用户故障率低于0.01%。
车载座舱显示FPGA芯片后端开发 - 后端开发工程师
2016.09-2017.12
•参与车载显示桥接芯片FPGA后端设计,主要负责数据通路布局与功耗优化。
•针对多路高清视频输入,重构数据流架构并采用流水线布局,使带宽利用率提升35%,满足4K@60Hz处理需求。
•实施多阈值电压与时钟门控组合的功耗优化方案,在48小时老化测试中,芯片结温下降6℃,可靠性显著提升。
•产品已搭载于多款国产车型中控屏,市场累计装机量超150万台。
对芯片物理实现有近乎偏执的热忱,享受从网表到GDSII的雕琢过程,习惯在时序、功耗与面积间反复推敲,追求每一皮秒的收敛。具备严谨的工程素养与快速定位关键路径的直觉,擅长复杂设计的布局规划与时钟方案优化。乐于在迭代中沉淀方法,也愿意与团队分享约束策略,共同提升后端交付质量。
技术沉淀与分享:
编写《FPGA时序收敛实战手册》,收录10余个真实项目案例,供团队新人学习;定期举办“后端技术午餐会”,讨论热点议题如低功耗设计策略。