188****4523niu****@***.com北京30男PCB Layout工程师在职北京15k-20k 
•系统掌握电磁兼容与高速信号设计方法,能独立完成SI/PI预分析。
•具备从方案选型到PCB量产的全链路实践经验,熟悉多层板布局与阻抗控制。
北京智联电子技术有限公司 - 研发部国家高新技术企业智能硬件
2017.07-2020.12
PCB Layout工程师高速版图设计消费电子Layout
北京
•主导消费电子产品的PCB Layout,覆盖从原理图评审到Gerber输出的全流程,针对DDR4、MIPI等高速接口制定严格的阻抗控制与等长策略。
•与硬件工程师、结构工程师组成铁三角,通过3D协同设计提前规避干涉,确保散热通道与板级机械强度满足产品需求。
•熟练使用Cadence Allegro完成8-12层板的Layout,重点优化电源分配网络(PDN),通过去耦电容布局与平面分割降低电源噪声。
•在新品研发中主动提出叠层优化方案,将4层板改6层板后信号串扰降低12%,并缩短了EMC调试周期。
北京华芯科技股份有限公司 - 研发部半导体企业行业领军
2021.01-至今
资深PCB Layout工程师Layout团队领导汽车电子版图
北京
•带领5人Layout团队承接汽车电子、工业控制等复杂项目,制定团队DFM设计规范与评审checklist,确保一次投板成功率。
•审核关键项目的Layout设计,聚焦DDR5、PCIe 5.0等高速总线拓扑结构与回流路径,给出优化建议并跟踪闭环。
•直接对接汽车Tier1客户,将功能安全需求转化为Layout约束,制定满足AEC-Q100的PCB设计方案。
•引入HyperLynx仿真工具搭建信号完整性仿真流程,并推广模块化布局库,提高团队高速设计效率30%。
高性能计算服务器主板Layout项目 - 核心Layout工程师
2018.05-2019.03
•参与某国产高性能计算服务器主板Layout,该板为18层板,集成双路CPU、16条DDR5内存槽及多路PCIe 5.0接口。
•负责CPU子卡及内存通道的Layout,精细控制Fly-by拓扑与信号回流通路,将DDR5速率稳定在5600Mbps。
•与硬件工程师联合开展前仿真,通过调整走线层铜厚与介质厚度,解决电源纹波超标问题,最终满足PDN目标阻抗。
•项目按期交付,成功通过高低温循环与振动测试,并在客户数据中心稳定运行超过一年。
工业机器人控制板Layout项目 - Layout负责人
2021.05-2021.10
•主导某六轴工业机器人主控板Layout,该控制板需在-40℃~85℃宽温及强振动环境下保证高可靠性。
•重新设计板级EMC防护架构,在接口处增加共模电感、TVS阵列,并对关键信号包地处理,优化接地设计。
•通过多次RE/RS测试迭代,最终将辐射发射峰值降低8dB,并通过IEC 61000-4-2接触放电8kV测试。
•项目提前两周完成,控制板已批量应用于多家机器人厂商,为公司带来超过2000万元营收。
对PCB设计有执念,享受将原理图转化为整洁、高性能版图的过程。注重每一处走线、层叠与阻抗匹配,追求信号完整性和电磁兼容性。熟练驾驭Altium等工具,能快速理解产品需求,与硬件和结构工程师紧密配合,推动项目落地。期待在高速数字与模拟混合设计领域持续深耕。
刚挠结合板与FPC柔性电路工艺研究:
分析刚挠结合板在小型化设备中的弯折疲劳寿命与阻抗一致性,探究柔性基材的介电常数容差及层间对位工艺。
通过线上技术沙龙学习FPC的3D折叠布线策略,并在实际项目中验证空间压缩与信号完整性之间的平衡方案。