
扫码联系客服

我是一名对高速高密度PCB Layout充满执念的工程师,享受在毫厘之间将抽象电路化为精密实体的过程。十余年来,我始终保持着对信号完整性的高度敏感,每一次阻抗匹配、每一段等长绕线都力求逻辑严密、物理可靠。我性格沉稳,习惯用仿真数据代替直觉,善于在复杂约束与电磁兼容之间寻找最优解。同时,我乐于分享Layout规范与避坑经验,带领团队将设计一次成功率持续推高。我深信,一块经过反复雕琢的PCB板卡,是技术理性与工程美学的交汇,这正是我持续深耕的动力所在。
擅长运用HyperLynx、Ansys SIwave对PCIe Gen4链路、DDR4多负载拓扑进行前仿真与后仿真,通过S参数回波损耗分析微调过孔反焊盘尺寸,使通道插损在12.5GHz处改善0.8dB,直接指导Layout约束更新。
曾针对某22层通信板卡大电流电源网络,通过Cadence Sigrity PowerDC进行IR Drop仿真,定位并替换高阻抗过孔区域,将核心供电纹波由±5%压缩至±2.5%,保障了FPGA多路电源的瞬态响应,单板调试一版通过。

我是一名对高速高密度PCB Layout充满执念的工程师,享受在毫厘之间将抽象电路化为精密实体的过程。十余年来,我始终保持着对信号完整性的高度敏感,每一次阻抗匹配、每一段等长绕线都力求逻辑严密、物理可靠。我性格沉稳,习惯用仿真数据代替直觉,善于在复杂约束与电磁兼容之间寻找最优解。同时,我乐于分享Layout规范与避坑经验,带领团队将设计一次成功率持续推高。我深信,一块经过反复雕琢的PCB板卡,是技术理性与工程美学的交汇,这正是我持续深耕的动力所在。
擅长运用HyperLynx、Ansys SIwave对PCIe Gen4链路、DDR4多负载拓扑进行前仿真与后仿真,通过S参数回波损耗分析微调过孔反焊盘尺寸,使通道插损在12.5GHz处改善0.8dB,直接指导Layout约束更新。
曾针对某22层通信板卡大电流电源网络,通过Cadence Sigrity PowerDC进行IR Drop仿真,定位并替换高阻抗过孔区域,将核心供电纹波由±5%压缩至±2.5%,保障了FPGA多路电源的瞬态响应,单板调试一版通过。
奇秒简历AmazingCV PCB Layout高级工程师 简历免费在线制作,包含PCB Layout高级工程师简历范文,PCB Layout高级工程师简历求职模板,AI辅助一键优化PCB Layout高级工程师简历内容,秒变满分候选人,让心动offer拿到手软。贴合HR筛选偏好,告别千篇一律,简历通过率飙升。

5962 人使用

5709 人使用

5432 人使用

5409 人使用

5324 人使用

5275 人使用

5269 人使用

5174 人使用

5073 人使用

4955 人使用

4922 人使用

4904 人使用

4827 人使用

4804 人使用

4726 人使用