•系统学习固体物理、半导体物理、信号完整性分析等课程，建立了从电子级材料到高速互连的完整知识框架。
•作为队长参加全国大学生电子设计竞赛，主导设计一款8通道同步采集板，采用Cadence Allegro进行四层PCB布局布线，利用HyperLynx进行DDR接口时序仿真，解决了反射与串扰问题，最终采样率达到200MSPS。
北京东方智控科技有限公司 - 研发部高新技术企业工业自动化
2017.07-2020.12
PCB研发工程师PCB Layout多层板设计工控电子
北京
•负责工业控制类PCB的前期技术调研与方案评审，根据客户需求及行业规范，制定兼顾成本与可靠性的多层板设计方案。
•主导PCB版图设计，使用Cadence Allegro等工具完成8-12层板的布局布线，优化高速信号的回流路径与去耦电容布局，保证信号与电源完整性。
•与结构工程师、热设计工程师协同，针对振动与高温环境进行板级仿真，解决诸如电磁兼容、局部热点等工程难题。
•参与样板的SMT贴片跟踪、功能测试与故障复现，对测试数据进行回归分析，提出改进措施以提升量产直通率。
•持续关注先进封装与PCB新材料趋势，推动高频板材与阶梯式叠层结构在工控产品中的应用，缩短设计周期。
北京华信通电子有限公司 - 研发中心行业领先企业通信设备制造
2021.01-2023.06
高级PCB研发工程师PCB研发管理SI/PI仿真工艺优化
北京
•主导通信基站电源背板的研发攻坚，带领5人团队完成从可行性评估、叠层规划到试产交付的全流程管理。
•重构PCB设计规范，引入DFM/DFA/DFT协同设计流程，将可制造性问题前置解决，降低单板返工率约30%。
•负责高速信号与电源PDN的联合仿真，利用HyperLynx等工具提前定位谐振、串扰热点，并给出约束驱动布线方案。
•深入供应商产线，对沉金、高厚径比钻孔等关键工艺窗口进行参数优化，确保板件一致性。
•建立内部技术分享机制，辅导初级工程师掌握信号完整性基础与仿真工具链，推动团队能力标准化。
•项目背景：为某新能源车企开发一款域控制器核心板，要求满足高算力、低功耗以及严苛的车规级环境适应性。
•项目职责：统筹整体方案，包括12层高速板叠层规划、关键信号分组与阻抗控制、以及全链路仿真验证。
•项目成果：核心板顺利通过AEC-Q100认证，交付后实现车载中央计算单元稳定运行，并支持后续OTA功能扩展。
•项目亮点：采用埋阻与背钻工艺，有效抑制了高速信号码间干扰；优化散热铜皮与热过孔矩阵，使芯片结温降低约8℃。
基站射频前端高速子卡设计 - 高速PCB设计工程师
2021.05-2022.08
•项目背景：为某通信设备商设计一款用于Massive MIMO天线阵列的射频前端高速子卡，需处理大量并行数据流并严格控制链路损耗。
•项目职责：独立完成子卡的PCB Layout，尤其关注射频信号与高速数字信号间的隔离，以及严格等长匹配。
•项目成果：子卡在集成测试中，通道间幅度一致性优于0.5dB，相位一致性优于±3°，达到预期指标。
•项目亮点：运用阶梯式叠层与混合压合结构，将数字区与射频区分层设计，有效抑制了数字噪声耦合；采用低粗糙度反转铜箔，显著降低了高频插损。
知识产权:
拥有一项关于高速差分过孔结构优化的实用新型专利，通过引入地面开槽与泪滴补偿，改善了阻抗连续性，降低了差分对间串扰，适用于10Gbps以上背板互连场景。
