•负责全国大学生嵌入式芯片与系统设计竞赛工业控制板设计，独立完成四层板布局布线，通过阻抗仿真与层叠优化将信号抖动降低40%，作品获全国二等奖。
•在《高速数字电路设计》课程中完成DDR3内存接口PCB，实施蛇形等长与差分对匹配，结合时序仿真将时序裕量提升22%，奠定高速布局基础。
北京某智能物联技术有限公司 - 研发部高新技术企业智能硬件
2011.07-2016.12
PCB Layout工程师高速数字LayoutHDI板设计DFM规范制定新人培养
北京
•参与公司主力产品线（智能穿戴设备、物联网网关）的PCB可行性评估，在原理图阶段即介入，与硬件团队共同定义叠层结构、关键信号分组及整体布局策略，为后续设计扫清隐患。
•独立完成多款8~16层HDI板的Layout设计，基于Cadence Allegro平台进行信号完整性仿真与约束驱动布线，对DDR4、PCIe Gen3等高速接口进行严格的时序等长与阻抗控制。
•主导制定部门DFM/DFT设计规范，与制造工厂联合优化拼板、光学定位点及测试点方案，将首版良率从85%提升至96%以上。
•担任新人导师，为3名初级工程师制定成长计划，通过代码审查式的设计评审，重点培养其在叠层规划、电源地分割及回流路径设计方面的能力。
北京某移动通信设备有限公司 - 研发中心通信行业领先企业创新型企业
2017.01-2022.06
高级PCB Layout工程师高速背板设计射频与EMC技术与客户沟通设计规范建设
北京
•主导公司旗舰项目——数据中心高速交换机主板Layout，单板信号速率超25Gbps，采用10层以上混压结构，通过三维电磁场仿真优化高速差分对走线拓扑，将串扰控制在-40dB以下。
•作为技术接口人，深度对接海外客户，将其严苛的EMC Class B及散热要求转化为可执行的Layout规则，如在电源层嵌入铜柱、精密控制屏蔽罩接地过孔间距等，获得客户高度认可。
•从零搭建公司级PCB设计规范与封装库管理体系，引入基于参数化模型的封装库开发流程，并制定统一的布线约束规则，使跨项目设计复用率提高30%。
•跟踪并导入埋盲孔、背钻等先进工艺，成功应用于一款小型化毫米波雷达板，将板面积缩小20%的同时保证天线阵元的一致性，助力产品获得行业创新奖。
车载多媒体导航主板PCB Layout - PCB Layout工程师
2014.03-2014.09
•负责一款前装车载多媒体导航主板的PCB设计，板载4G LTE、GPS、蓝牙、CAN总线等多种接口，电源系统包含多路DC-DC与LDO。
•规划了严格的分区布局：将射频、数字音频、电源与高速数字处理器区域物理隔离，并对微带线特性的GPS走线进行50Ω阻抗匹配，确保接收灵敏度。
•项目历时6个月，从布局到Gerber输出全程主导，产品通过车规级振动、温度冲击及EMC测试，最终搭载于某自主品牌量产车型。
毫米波雷达收发前端PCB Layout - 主导工程师
2019.05-2020.01
•主导一款77GHz毫米波雷达收发前端的PCB设计，采用多层混压板实现天线阵列与射频芯片的集成，工作带宽覆盖76-81GHz。
•采用基片集成波导（SIW）与共面波导（CPW）结构进行天线馈电网络设计，并通过HFSS仿真优化天线单元间的耦合，配合射频工程师反复迭代阻抗匹配。
•项目周期8个月，完成从叠层设计、仿真验证到板级测试的全流程，最终产品角度分辨率达2°，已通过车规级认证并导入量产。
高速信号完整性设计:
擅长高速串行与并行总线（PCIe、DDR）的拓扑规划与等长布线，通过场仿真控制串扰与反射，保障多负载总线信号质量。
主导企业级交换机主板EMC预认证，针对辐射超标频点优化铜箔屏蔽结构及滤波网络，将余量从-3dB提升至+6dB，顺利通过FCC Class A。
