
扫码联系客服
研究并引入任意层HDI堆叠与埋容材料,重构BGA区域电源网络,实测PDN阻抗降低35%,眼图张开度提升12%。
该工艺已在3个100G光模块与2个AI加速卡项目中落地,单板面积缩减15%,调试周期缩短近两周。

对高速信号走线、电源完整性和EMC设计有近乎偏执的追求,享受在约束中做出最优布局;严谨细致,习惯从原理图阶段就介入评估,对可制造性与可靠性有天然敏感。十余年深耕电子硬件Layout,熟练驾驭主流EDA工具,擅长跨部门协同与落地节奏把控,乐于带团队啃硬骨头,目前专注于高密度复杂板卡设计领域。
研究并引入任意层HDI堆叠与埋容材料,重构BGA区域电源网络,实测PDN阻抗降低35%,眼图张开度提升12%。
该工艺已在3个100G光模块与2个AI加速卡项目中落地,单板面积缩减15%,调试周期缩短近两周。
奇秒简历AmazingCV PCB Layout资深工程师 简历免费在线制作,包含PCB Layout资深工程师简历范文,PCB Layout资深工程师简历求职模板,AI辅助一键优化PCB Layout资深工程师简历内容,秒变满分候选人,让心动offer拿到手软。贴合HR筛选偏好,告别千篇一律,简历通过率飙升。