•课程实践：设计并仿真了一款基于FPGA的4层高速数字板，独立完成DDR3接口的阻抗匹配、等长布线与眼图分析，确保信号质量。
•竞赛经历：在全国大学生电子设计竞赛中，作为硬件主力负责高速ADC采集板的PCB layout，运用HyperLynx进行前仿真，解决了串扰和反射问题，作品获省级一等奖。
•活动组织：担任电子协会技术部部长，主讲“高速电路设计实战”系列分享，带领团队完成校园智能车竞赛控制板设计，提升了项目协调与团队领导能力。
北京华三通信技术有限公司 - 硬件研发部网络通信领先企业技术驱动型公司
2012.07-2016.12
高速PCB设计工程师高速数字电路设计信号完整性PCB布局布线
北京
•- 负责公司核心交换机产品的高速PCB设计，参与多个关键型号的研发，如某数据中心交换机主板的设计。
•- 运用Cadence Allegro进行原理图设计输入和高速PCB布局布线，严格把控信号回流路径和电源分配网络，确保信号完整性及电源完整性。
•- 与硬件、结构、热设计工程师紧密协作，通过仿真与实测，解决高速信号串扰、阻抗不连续及电磁兼容等难题。
•- 主导设计评审，针对DFM、DFT提出优化建议，将主板量产良率提升至99%以上。
北京大唐电信科技股份有限公司 - 硬件开发中心国有通信骨干企业技术创新引领者
2017.01-2021.06
高级高速PCB设计工程师高速PCB设计团队管理技术规范制定
北京
•- 主导某大型5G基站基带处理板的高速PCB设计工作，带领10人团队完成从方案评估到量产交付的全流程。
•- 制定并优化高速PCB设计规范与检查流程，对团队进行定期技术培训，显著提升团队设计效率与质量。
•- 直接与客户沟通，准确把握需求，将其转化为具体的设计约束与指标，确保项目按时交付并满足客户预期。
•- 引入SIwave、ADS等仿真工具进行信号完整性前仿真，结合HyperLynx进行后仿真验证，成功将项目开发周期缩短约25%。
•- 项目背景：该基带板是5G小基站的关键部件，需处理高速ADC/DAC数据流，对信号完整性和阻抗控制要求极为严苛。
•- 项目职责：作为核心设计人员，负责PCB的层叠结构设计、关键高速信号线的布线优化及阻抗控制。
•- 技术实现：使用Polar Si9000计算阻抗，结合HyperLynx进行SI仿真，优化差分走线，确保数据速率达到12.5Gbps，并满足严格的眼图模板要求。
•- 项目成果：项目顺利交付，基带板在实际测试中信号质量优异，误码率低于10^-15，为小基站的高性能提供了可靠保障，获得客户高度评价。
•- 项目背景：该服务器主板支持多路GPU，需处理超高带宽存储和高速互联信号，对电源完整性和时序要求极高。
•- 项目职责：负责PCB的电源完整性设计、高速信号时序优化及多板间互联方案的制定。
•- 技术实现：采用22层板设计，通过电源直流压降仿真和AC阻抗分析，确保核心电压噪声低于40mV。利用Cadence Sigrity进行时序仿真，调整走线等长，满足DDR4高速接口的建立保持时间。
•- 项目成果：主板成功量产，系统运行稳定，算力表现优异，满足了AI训练对高吞吐低延迟的严苛要求。
高速数字电路与PCB设计高级研修:
参加由中国电子学会主办的高速数字电路与PCB设计高级研修班，通过全流程案例实操，深入掌握了信号完整性仿真、电源完整性优化、叠层规划与EMC抑制技术，并独立完成一块6层高速背板的仿真设计，获得结业认证。
