188****2393niu****@***.com北京32男集成电路设计师在职北京25k-35k 
•在全国大学生电子设计竞赛中担任硬件组组长，主导设计了一款基于FPGA的实时图像采集与处理系统，包括高速ADC驱动电路与DDR3接口，最终获得省级一等奖，强化了从原理图到量产测试的工程化思维。
•作为核心成员参加“华为杯”中国研究生创“芯”大赛，负责数字前端微架构定义与RTL编码，项目为面向边缘AI的稀疏神经网络加速器，获全国总决赛三等奖，培养了跨层次协同优化与快速原型验证的能力。
北京星辰半导体有限公司 - 芯片设计部高新技术企业
2012.07-2016.12
•主导了一款智能家居主控芯片的架构设计，通过优化流水线层次与存储层次，在28nm工艺下实现性能提升15%的同时，动态功耗降低22%，芯片最终出货超800万颗。
•与验证团队协同，使用SystemVerilog和UVM搭建模块级验证环境，覆盖率达到98%，提前发现并修复了3个跨时钟域关键缺陷，避免了流片风险。
•参与设计了多个模拟IP模块，包括LDO与PLL，通过改进版图布局与隔离策略，使芯片面积缩减10%，提升了晶圆利用率与生产良率。
资深集成电路设计师多核系统架构先进制程导入技术预研管理
北京
•带领8人团队完成了某款车规级MCU芯片的研发，从需求定义到量产，制定了精细的里程碑计划，通过风险预判与资源协调，提前3个月交付工程样片，并通过AEC-Q100认证。
•主导了基于RISC-V的自研处理器内核预研，成功将CoreMark/MHz提升至3.8，同时内核面积缩小15%，为公司积累了关键的IP资产并申请专利3项。
•频繁与汽车电子Tier1客户进行技术研讨，根据其BMS系统的特殊需求，定制了高精度ADC与CAN FD接口，大幅提升客户满意度，帮助公司成功拓展了3家新合作方。
•该项目面向智能穿戴设备，需要集成高精度心率监测与低功耗蓝牙。我负责接口模块的规格定义与RTL实现，采用门控时钟与电源域划分策略，使待机功耗降至微安级。
•通过形式验证与跨时钟域CDC检查，确保设计的可靠性，并在模块级仿真中覆盖了所有边界条件，使得电路性能指标完全满足项目要求。
•参与芯片测试方案制定与ATE调试，解决测试中发现的2个电源域切换问题，芯片良率达到96%，项目成功量产，终端产品销售额突破1.2亿元。
•该项目为面向自动驾驶域的高性能计算芯片，我负责整体架构设计，采用异构计算架构，集成了AI加速器与多核CPU，通过系统级建模与性能仿真，确定了最优算力分配方案。
•带领团队进行模块设计与验证，优化存储层次与数据流，使AI推理吞吐量提升3倍，同时整体功耗控制在35W以内，满足了严苛的车规环境要求。
•与封装团队紧密合作，解决了2.5D硅中介层带来的散热与信号完整性难题，芯片成功点亮并通过测试，应用于新一代高端ADAS系统，提升了公司在高级别自动驾驶芯片领域的竞争力。
我享受将电路构想转化为可靠硅片的过程，对功耗、面积与性能的折衷探索充满热情，习惯在迭代中追求每一分皮秒的改善。秉持严谨到近乎苛刻的设计态度，对时序收敛、信号完整性等细节高度敏感，能从系统层面拆解复杂逻辑。熟练驾驭主流EDA工具，具备高压/高速电路设计直觉，多项专利正是源于对架构的持续推敲；希望以扎实的电路交付能力，为产品带来稳定且创新的硬件内核。
技术成果:
主导完成“基于RISC-V的敏捷验证平台”开源硬件项目，设计并流片了一款支持RV32IMC指令集的SoC，在GitHub获得230+星标，锻炼了从架构到GDS的全流程协同能力。
取得Altium Designer高级认证，并利用该工具独立完成四层高速PCB设计，应用于一款多通道数据采集卡，信号完整性仿真眼图满足PCIe 2.0规范。
