•系统修读数字集成电路设计、SoC架构与微处理器设计等核心课程,GPA 3.8/4.0,获研究生学业奖学金
•参加全国大学生集成电路创新创业大赛,设计并实现DDR4控制器模块,完成FPGA板级验证,提升了高速接口电路设计能力
•硕士课题《基于RISC-V的嵌入式处理器核设计与验证》,独立完成微架构设计、RTL编码及FPGA原型验证,积累了扎实的数字前端设计经验
•负责自动驾驶芯片的数字电路模块设计,主导了某款感知处理单元的架构开发,使芯片能效比提升30%
•带领3人小组完成电路优化,通过时钟门控和动态电压调节降低功耗25%,显著提升产品竞争力
•与算法、软件团队紧密配合,确保功能模块按时交付并成功流片,获得客户高度认可
•参与芯片设计方法学预研,探索近似计算与自适应技术,申请专利2项
资深数字电路设计专家数字电路架构设计前瞻技术研究
北京
•作为技术负责人,承担某款可重构计算芯片的核心数字电路设计,项目总投资3亿元,应用于高性能计算领域
•创新采用近似计算技术,使电路吞吐量提升40%,达到业界领先水平,芯片已流片并量产
•指导5名初级工程师,制定技术成长路径,分享设计经验,团队整体设计效率提升明显
•参与行业白皮书编写,推动公司技术影响力,并受邀在行业峰会分享设计经验
•项目背景:为满足智能安防市场的实时处理需求,开发低功耗机器视觉处理器的数字电路模块
•我的职责:负责电路架构设计、逻辑设计与仿真验证,带领4人小组完成模块开发
•成果:成功设计出高性能数字电路模块,主频达到800MHz,功耗降低35%,通过AEC-Q100车规认证,产品上市后销量突破200万片
•技术亮点:采用自适应时钟分配和电源域划分,优化电路布局布线,提高信号完整性与抗干扰能力
•项目背景:响应国家新基建战略,开展高性能可重构计算芯片的数字电路设计攻关
•我的职责:负责关键数据通路模块设计,攻克多上下文切换与低延迟难题,与清华大学团队合作
•成果:完成芯片数字电路设计,流片成功,性能指标达到国际主流产品水平,已应用于智能数据中心,打破国外技术垄断
•技术创新:提出动态可重构流水线设计方法,申请国际专利2项,被IEEE收录论文1篇
专项研修:
参加“数字IC设计全流程”研修班(由工信部人才交流中心主办),深入掌握低功耗设计、形式验证与跨时钟域处理技巧,获结业认证
参与“中国集成电路设计业年会(ICCAD)”行业峰会,听取先进工艺下时序收敛与物理设计协同的专题报告,拓展工程实践视野