•深入研究了高速串行接口与片上互联协议，在课程设计中完成了基于 FIFO 缓冲的数据通路优化，有效缓解了背压问题。
•参与导师主持的国防重点项目，负责 FPGA 原型验证平台的搭建，实现了复杂控制算法的硬件加速，验证了控制回路的稳定性。
•积极投身电子设计竞赛，负责系统顶层架构划分与资源调度，通过优化关键路径时序，助力团队在激烈竞争中脱颖而出获得省级金奖。
京芯半导体科技有限公司 - 消费电子事业部消费电子芯片企业
2014.07-2017.12
数字电路设计工程师RTL 编码低功耗设计前端开发
北京
•- 任职于京芯半导体科技有限公司期间，专注于可穿戴设备主控芯片的数字前端开发。
•主导了一款超低功耗蓝牙 SoC 的 RTL 编码与功能验证，该芯片成功应用于多款智能穿戴设备，累计出货量突破 500 万颗。
•通过优化状态机跳转逻辑与跨时钟域处理方案，将核心模块的静态功耗降低了 18%，显著延长了终端设备的续航时间。
•协助搭建部门内部的技术分享机制，指导 2 名初级工程师完成首个芯片项目的模块交付，提升了团队整体交付质量。
华通微电子股份有限公司 - 物联网芯片部物联网解决方案商
2018.01-2022.06
资深数字电路设计专家架构定义IP 集成流程规范
北京
•- 加入华通微电子股份有限公司，负责智能家居网关芯片的数字架构定义与集成。
•主导设计了支持多协议并发的通信控制模块，通过流水线重构使数据处理吞吐量提升了 25%，成功适配公司新款智能音箱产品。
•建立了标准化的代码审查（Code Review）流程与设计规范文档，覆盖 15 名设计人员，有效减少了后端布局布线阶段的时序违规风险。
•负责与第三方 IP 厂商进行技术对接，评估并选型高速接口 IP，优化了系统互联方案，使芯片流片周期缩短了 3 周。
高能效边缘计算 SoC 数字前端设计 - 数字前端负责人
2019.03-2021.06
•- 项目背景：针对物联网边缘节点的高算力低功耗需求，设计一款异构计算 SoC。
•核心职责：负责计算阵列单元的 RTL 设计与微架构优化，引入数据流压缩机制，在同等算力下将数据搬运功耗降低了 20%。
•协作配合：协同后端团队进行布局规划，通过约束引导优化关键路径，确保芯片在 1.2GHz 主频下时序收敛。
•项目成果：该芯片已流片并通过 MPW 测试，成功应用于工业视觉检测设备，客户反馈其能效比优于竞品 15%。
•- 项目背景：为满足汽车电子 ISO 26262 功能安全标准，对主控芯片进行全覆盖验证。
•核心职责：搭建基于 UVM 的验证平台，编写激励生成器与覆盖检查器，针对安全机制模块（如锁步 CPU、ECC 内存）进行压力测试。
•技术难点：设计了针对随机错误的故障注入脚本，验证了芯片在单粒子翻转情况下的恢复能力，发现并修复了 3 处潜在的安全隐患。
•项目成果：验证环境覆盖率达到 99.5%，支持芯片顺利通过功能安全认证，目前已量产应用于某自主品牌新能源汽车。
研发专利与成果转化:
持有 2 项数字电路低功耗设计相关实用新型专利，其中《一种多域时钟门控与电源隔离电路》已应用于量产芯片，有效降低了非活动模块的寄生功耗。
