牛敬业

对数字逻辑设计有天然的热情，乐于在时序约束与资源平衡中寻找最优解，将严谨的代码习惯视为职业素养。具备扎实的RTL设计功底，能熟练运用硬件描述语言进行复杂模块开发，并在多款主流FPGA器件上完成从验证到量产的全流程。严于细节，追求时序收敛与资源利用率的平衡，能在高压下保持冷静，持续推动项目交付；乐于与团队共同攻克技术难点，从跨部门协作中汲取工程智慧。紧跟高速接口与信号处理等前沿方向，保持终身学习的热忱，希望在一个技术驱动的团队中持续深耕FPGA硬件开发，创造高效可靠的硬件产品。