我始终着迷于从逻辑设计到硬件落地的完整过程，享受用代码雕刻电路、追求时序收敛与资源效率的精准感。秉持严谨、耐心的工程习惯，面对复杂系统时能冷静拆解问题，在反复调试中保持韧性。具备扎实的硬件描述语言功底，熟练驾驭主流FPGA平台与仿真流程，擅长算法硬件化、接口协议适配与跨模块协同调试。享受团队技术碰撞，乐于分享设计思路，期望在高速信号处理或智能计算加速领域持续深耕，用可落地的逻辑方案创造价值。